Устройство управления доступом к общей памяти

 

УСТРОЙСТВО УПРАВЛЕНИЯ ДОСТУПОМ К ОБЩЕЙ ПАМЯТИ, содержащее тактовьй генератор, группу информационных регистров и группу выходных шинных формирователей, причем информационный вход устройства соединен с информационными входами информационных регистров группы, выходы которых соединены с информационными входами выходных шинных формирователей груп- . пы, выходы которых соединены с группой информационных выходов устройства , отличающееся тем, что, с целью повьшения пропускной способности за счет увеличения количества микропроцессоров, совместно использующих общую память в зада«ном интервале времени, оно содержит формирователь одиночного импульса;, распределитель импульсов, первую, вторую, третью и четвертую группы элементов .И, группу дешифраторов, грзтпу D-триггеров, группу входных регистров , , вторую и третью группы входных шинных формирователей, причем вход установки в О распределителя импульсов соединен с входом начальной установки устройства, первый выход тактового генератора соединен с выходом тактовых импульсов ус1 ройства , второй выход тактового генер атора соединен с синхровходом распределителя импульсов и входом формирователя одиночного импульса, выход которого соединен с первыми входами элементов И первой группы, вторые входы которых соединены с первыми входами элементов И второй и третьей групп и выходами дешифраторов (Л группы, группа адресных входов устройства подключена к входам дешифрас торов группы и соединена с информационными входами входных шинных формирователей первой группы, выходы которых соединены с адресным выходом устройства, группа входов записи устройства подключена к вторым вхоа дам элементов И второй группы, выходы которых соединены с управляющими входами входных регистров группы и SP информационными входами D-триггеров 4 группы, группа входов считьюания устройства подключена; к вторым элементов И третьей группы, вы:ходы которых соединены с управля:ющимв входами выходных шинных формирователей , информащюнные входы входных регистров группы подключе ,ны к группе информационных входов устройства, выходы входных регистров группы соединены с информацион ными входами шинных формирователей второй группы, выходы эцекентоа И

ÄÄSUÄÄ 1160424

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИ)(РЕСПУБЛИН

4(50 G 06 F 12!00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3694474/24-24 (22) 20. 01, 84 (46) 07.06.85. Бюл. У 21 (72) Г.В. Зеленко, В.В. Панов и С.Н. Попов (71) Московский институт электронного машиностроения (53) 681.32(088.8) (56)1. Yue W.I ° q Halverson R.P.

Making, the most ot multiprocessing

for microcomputers. — "Comput.Des.", 1982, 21 N - 2, 101-106.

2. Schmidt R.M. Asyncronoussampling method simplifies dua1port memories. — EDN, 1980, 25, Ф 8, 201-204 (прототип). (54)(57) УСТРОЙСТВО УПРАВЛЕНИЯ ДОСТУПОМ К. ОБЩЕЙ ПАМЯТИ, содержащее тактовый генератор, группу информационных регистров и группу выходных шин- . ных формирователей, причем информационный вход устройства соединен с информационными входами информационных регистров группы, выходы которых соединены с информационными входами выходных шинных формирователей груп- . пы, выходы которьм соединены с группой информационных выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности за счет увеличения количества микропроцессоров, совместно использующих общую память в заданном интервале времени, оно содержит фор-. мирователь одиночного импульса, .распределитель импульсов, первую, вторую, третью и четвертую группы элементов .И, группу дешифраторов, группу

D-триггеров, группу входных регистров, первую, вторую и третью группы входных шинных формирователей, причем вход установки в "0" распределителя импульсов соединен с входом начальной установки устройства, первый выход тактового генератора соединен с выходом тактовых импульсов усч ройства, второй выход тактового генератора соединен с синхровходом распределителя импульсов и входом формирователя одиночного импульса, выход которого соединен с первыми входами элементов И первой группы, вторые входы которых соединены с первыми входами элементов И второй и третьей групп и выходами дешифраторов группы, группа адресных входов уст-. ройства подключена к входам дешифраторов группы и соединена с информационными входами входных шинных формирователей первой группы, выходы которых соединены с адресным выходом устройства, группа входов записи устройства подключена к вторым входам элементов И второй группы, выходы которых соединены с управляющими входами входных регистров группы и информационными входами D-триггеров группы, группа входов считывания устройства подключена к вторым входам элементов И третьей группы, выходы которых соединены с управлякицими входами выходных шинных формирователей, информационные входы входных регистров группы подключе,ны к группе информационных входов устройства, выходы входных регистров группы соединены с информацион ными входами шинных формирователей второй группы, выходы элементов И

1160424 первой группы соединены с управляющими входами информационных регистров группы и входных шинных формирователей третьей группы, информационные входы которьж соединены с выходами D-триггеров группы и первыми входами элементов И четвертой группы, выходы входных шинных формирователей третьей группы подключены к выходу записи-считывания устройства, выходы элементов И четвертой группы соединены с управляющими входами входных шинных формирователей второй группы, выходы которых соединены с информационными выходами устройства, 1-й выход распределителя импульсов подключен к управляющему входу i-ro входного шинного формирователя первой группы и соединен с третьим входом i-го элемента И первой группы, вторым входом i -го элемента И четвертой группы и синхровходом 1-ro

D -триггера группы (= 1, И гдето- количество элементов в группе).

Изобретение относится к цифровой вычислительной технике и предназначено для использования в мультипроцессорных системах на основе микропроцессоров и микроЭВМ, 5

Известно устройство, обеспечивающее возможность использования общей памяти двумя микропроцессорами, содержащее общую память, общий генератор тактовых импульсов, использу- 10 емый для синхронизации работы микропроцессоров, приоритетный арбитр, служащий для организации доступа микропроцессоров к общей памяти, а также усилители-формирователи, 15 а обеспечивающие связь микропроцессоров с общей памятью (1).

Недостатком этого устройства является снижение производительности микропроцессоров вследствие про- щ стоев при их одновременном обращении к памяти, что связано с выполнением микропроцессорами дополнительных .тактов ожидания готовности памяти.

Наиболее близким по технической р5 сущности к изобретению является устройство, содержащее общую память, тактовый генератор, входной мультиплексор, выходные регистры и выходные усилители-формирователи $2 J, Недостатком известного устройства является невозможность его использования более чем двумя микро, .процессорами.

Цель изобретения — повышение пропускной способности устройства за счет увеличения количества микро2 процессоров, совместно использующих общую память в заданном интервале времени.

Поставленная цель достигается тем, что в устройство для управления доступом к общей памяти, содержащее тактовый генератор, группу информационных регистров и группу выходных шинных формирователей, причем информационный вход устройства соединен с йнформационными входами информационных регистров группы, выходы которых соединены с информационными. входами выходных шинных формирователей группы, выходы которых соединены с группой информационных выходов устройства, введены формирователь одиночного импульса, распределитель импульсов, первая, вторая, третья и четвертая группы элементов И, группа дешифраторов, группа D-триггеров, группа входных регистров, первая, вторая и третья группы входных шинных формирователей, причем вход установки в "0" распределителя импульсов соединен с входом начальной установки устройства, первый выход тактового генератора соединен с выходом тактовых импульсов устройства, второй выход тактового генератора соединен с синхровходом распределителя импульсов и входом формирователя одиночного импульса, выход которого соединен с первыми входами элементов И первой группы, вторые входы которых соединены с первыми входами элементов И второй и треть11604

3 ей групп н выходами дешифраторов группы, группа адресных входов устройства подключена к входам дешифраторов группы и соединена с информационными входами входных шинных формирователей первой группы, выходы которых соединены с адресным выходом устройства, группа входов записи устройства подключена к вторым входам элементов И второй группы, 10 выходы которых соединены с управляюзими входами входных регистров группы и информационными входами D-триггеров группы, группа входов считыва,ния устройства подключена к вторым

l входам элементов И третьей группы, выходы которых соединены с управляющими входами выходных шинных формирователей, информационные входы входных регистров группы подключены к группе информационных входов устройства, выходы входных регистров группы соединены с информационными входами шинных формирователей второй группы, выходы элементов И первой группы соединены с управляющими входами информационных регистров группы и входных шинных формирователей третьей труппы, информационные входы которых соединены с выходами D-триггеров груп-36 пы и первыми входами элементов И четвертой группы, выходы входных шинных формирователей третьей группы подключены к выходу записи-считывания устройства, выходы элементов И:четвертой группы соединены с управляющими входами входных шинных формирователей второй группы, выходы которых соединены с информационными выходами устройства, i-й выход распределителя им- 4ф пульсов подключен к управляющему входу i-ro входного шинного формирователя первой группы и соединен с третьим входом i-ro элемента И первой группы, вторым входом i-ro элемен49 та И четвертой группы и синхровходом

i-го 0-триггера группы (i = 1, N), где .N — количество элементов в группе) .

На чертеже изображена блок-схема $0 предлагаемого устройства.

Устройство содержит тактовый генератор 1, формирователь 2 одиночного импульса, распределитель 3 импульсов, четыре группы элементов И 4-7, груп- 3$ пу дешифраторов 8, группу информационных регистров 9, группу выходных шинных формирователей 10 группу вхол.

24 4 ных регистров 11, группу D-триггеров 12, три группы входных шинных формирователей 13-15, группу информационных входов 16 устройства, вход

17 начальной установки, выход 18 тактовых импульсов тактового генератора, группу адресных входов 19 устройства, группы входов записи 20.и считывания

21 устройства, группу информационных выходов 22 устройства.

Устройство работает следующим образом, При поступлении сигнала по входу

17 начальной установки распределитель 3 импульсов устанавливается в исходное состояние. Тактовые импульсы с первого выхода тактового генератора 1 поступают на выход 18 тактовых импульсов, обеспечивая синхронизацию работы подключенных к устройству микропроцессоров.

По окончании действия сигнала начальной установки очередной тактовый импульс, поступающий со второго вы\ хода тактового генератора 1, вызывает появление сигнала на первом выходе распределителя 3 импульсов.

Этот сигнал обеспечивает прохождение на информационный выход, адресный выход и выход записи-считывания устройства сигналов с выходов первых элементов групп соответственно 1315 на время tä, равное периоду следования тактовых импульсов на втором выходе тактового генератора 1, Длительность рабочих циклов .записи t иьп и считывания tz«, используемой в устройстве 16 памяти, должна удовлетворять условию (й ь и С @ ц )

Тактовые импульсы на втором вы ходе:тактового генератора 1 вызыва1 ют циклическое изменение сигналов на .выходах распределителя 3 таким образом, что положительный сигнал последовательно появляется на всех

его выходах от первого до Я-го, обеспечивая поочередно коммутацию на выходы устройства сигналов с выходов элементов соответственно с первого по Я-Я групп 13"15. Период циклическо го изменения сигналов на выходах рас- . пределителя 3 равен периоду следования сигналов йа выходе 18 тактовых импульсов,.которые используются для тактирования работы микропроцессоров и.определяют длительность их машинных тактов. Таким образом, за

1160424 время длительности машинного такта работающих синхронно микропроцессоров к общей памяти последовательно могут получить доступ все N микропроцессоров. 5

Появление очередного тактового импульса на втором выходе тактового генератора 1 вызывает появление на выходе формирователя 2 одиночного импульса импульсного сигнала. 1О

Формирователь 2 одиночного импульса обеспечивает выполнение временных условий для циклов записи и считывания используемой памяти.

При обращении -го микуопроцес- 15 сора к общей памяти для записи или считывания данных на соответствующем входе группы 19 адреса устанавливаются сигналы, обеспечивающие появление сигнала на выходе i ãî де" 20 шифратора 8 группы.

При записи данных в память сигнал с i-ro входа группы 20 проходит на выход i-ro элемента И группы 5 и обеспечивает запись. информации в i-й входной регистр группы 11 с

i-го информационного входа группы входов 16 устройства. Появление управляющего сигнала на соответствующем выходе распределителя 3 вы- gp зывает подключение к адресному вы ходу устройства сигналов с соответствующего входа группы 19. Одновременно управляющий сигнал устанавлива.ет по С-входу соответствующий D-триг-З5 гер, что приводит к прохождению записанной в i-й входной регистр группы

11 информации через i-й формирователь группы 14 на информационный выход устройства. Импульсный сигнал 4р с выхода формирователя 2 одиночного импульса, проходя через i»»A элемент

И группы 4 на управляющий вход i-ro формирователя группы 15, вызывает прохождение сигнала с его информа- 4 ционного входа на выход записи-считывания устройства, обеспечивая запись информации.

Окончание сигнала íà i-м входе группы входов 20 вызывает сброс соответствующего D-триггера с поступлением на его С-вход очередного управляющего сигнала. При этом на выходе соответствующего формирователя группы 15 появляется сигнал, обеспечивающий считывание информации, При считывании данных на i-м входе группы входов 19 устанавливается адрес ячейки памяти, откуда будет осуществлено считывание во время действия импульсного сигнала на выходе формирователя 2 одиночного импульса. В этом случае считанная информация будет занесена в i-й регистр

9 группы по сигналу на его управляющем входе. Появление сигнала на соответствующем входе группы 21.вызывает прохождение хранящейся в соответствующем регистре 9 информации через соответствующий формирователь 10 группы на .соответствующий выход 22 устройства.

Применение предлагаемого устройства для управления доступом к общей памяти обеспечивает исключение простоев микропроцессоров вследствие отсутствия конфликтов при обращении к общей памяти, что исключительно важно для управляющих мультимикромашинных систем, работающих в масштабе реального времени, и улучшение иснользования памяти по сравнению с известными устройствами..

Технико-экономический .эффект изобретения достигается эа счет повышения эффективности использования памя" ти и производительности мультимикромашинных управлявще-вычислительных систем обработки и передачи данных, использующих предлагаемое устройство для органиэации взаимодействия.

1160424

Составитель И. Силин

Редактор Г. Волкова Техред М.Кузьма

Корректор С, Шекмар

Заказ 3780/47 Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4