Устройство для распределения памяти

Авторы патента:

G11C7 - Устройства для записи или считывания информации в цифровых запоминающих устройствах (G11C 5/00 имеет преимущество; вспомогательные схемы в запоминающих устройствах, использующих полупроводниковые приборы G11C 11/4063,G11C 11/413, G11C 11/4193)

G06F12/06 - адресация физического блока памяти, например адресация по базе, модульная адресация, расширение адресного пространства, выделение памяти (G06F 12/08 имеет преимущество)

G06F12 - Выборка, адресация или распределение данных в системах или архитектурах памяти (хранение информации как таковое G11)

,11 580556

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт, свид-ву (22) Заявлено 21.06.76 (21) 2373735/24 с присоединением заявки № (23) Приоритет (43) Опубликовано 15.11.77. Бюллетень № 42 (45) Дата опубликования описания 14.11.77 (51) М, Кл.- б 06F 13/00

G 11С 7/00

Государственный комитет

Совета Министров СССР (53) УДК 681.327(088.8) ао делам изобретений и открытий (72) Авторы изобретения

Э. И. Борисевич, A. Б, Михайлов и 1О. С. Смир (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть использовано для распределения памяти в запоминающих устройствах.

Известны устройства для распределения памяти, в одном из которых объединение свободных зон памяти осуществляется с помощью цепного списка (1). Однако в этом устройстве достаточно одного сбоя в любом из адресов связи, чтобы список разрушился.

Наиболее близким к изобретению техническим решением является устройство для распределения памяти, содержащее регистр обмена, соединенный с дешифратором обмена и через элементы И вЂ” с дешифратором зон, счетчик, входы которого соединены с выходом дешифратора обмена и управляющей шиной, а выходы вЂ” со входами дешифратора зон, блока хранения и коммутации кодов свободных зон и выходом устройства (2). Это известное устройство характеризуется большим временем поиска свободных зон, что связано с последовательным перебором ячеек памяти и разрядов в ячейке памяти.

Целью изобретения является повышение быстродействия. В описываемом устройстве это достигается тем, что оно содержит шифратор и элемент ИЛИ, первый вход которого подключен к управляющей шине, а выходвЂ” к одному из входов счетчика, вход шифратора соединен с выходом регистра обмена, а выход вЂ” со вторым входом элемента ИЛИ.

На чертеже показана функциональная схема описываемого устройства. Оно содержит регистр 1 обмена, вход 2 и выход 3 которого подключены соответственно ко входу и одному из выходов устройства. Выходы 4 и 5 регистра 1 соединены соответственно со входами шифратора 6 и дешифратора 7 обмена.

Устройство содержит также счетчик 8, служащий для подсчета числа зон, дешифратор

9 зон, элементы И 10 и 11, блок 12 хранения и коммутации кодов свободных зон. Блок 12 состоит из элементов И 13 и 14, регистров 15 и 16 свободных зон, распределителя 17, элементов И 18 и 19 и элемента ИЛИ 20. Кроме того, устройство содержит элемент ИЛИ 21 и блок 22 управления. Ко входу и выходам устройства подключен блок 23 памяти, состоящий из регистра 24 числа, накопителя 25 и регистра 26 адреса. Первый вход элемента ИЛИ

21 подключен к управляющей шине 27, второй вход соединен с выходом шифратора 6, а выход подключен к одному из входов счетчика

8. Блок 22 управления представляет собой группу триггеров и логических элементов и предназначен для формирования управляющих сигналов для работы устройства в режиме поиска свободной зоны и в режиме приема

30 освободившейся зоны.

580556

При работе устройства в режиме поиска свободной зоны в группу старших разрядов счетчика 8 добавляется «+1», и их содержимое записывается в регистр 26 блока 23. По этому адресу из накопителя 25 слово считывается в регистр 24 числа, из которого передается в регистр 1 обмена. Обратный код слова с регистра 1 обмена засылается на дешифратор 7. Если прочитанное слово было пустым (т. е. во всех разрядах слова был записан

«О», что соответствует занятости зон), то в группу старших разрядов счетчика 8 добавляется «+1» и осуществляется чтение слова из блока 23 по вновь сформированному адресу. Если прочитанное слово не было пустым, то содержимое регистра 1 обмена пересылается на шифратор 6, который определяет наименьший номер разряда, в котором записана

«1», и формирует двоичный код этого номера.

С шифратора 6 двоичный код передается через элемент ИЛИ 21 в младшие разряды счетчика 8. Затем производится пересылка содержимого младших разрядов счетчика 8 в дешифратор 9, установка в регистре 1 обмена в

«О» разряда, соответствующего возбужденной шине дешифратора 9, и засылка измененного слова из регистра 1 обмена в блок 23 по адресу в старших разрядах счетчика 8. Одновременно происходит засылка содержимого счетчика 8 в незанятый регистр 15 или 16 свободных зон. Если после этого регистр 15 или

16 остается незанятым, то производится поиск следующей свободной зоны, как указывалось выше. При заполнении регистра 15 или 16 кодами свободных зон режим поиска прекращается. Если из процессора (на чертеже не показан) поступает сигнал «Выдать» в блок 22, то осуществляется выдача кода свободной зоны регистра 15 или 16 через элемент И 18 или

19 и элемент ИЛИ 20 в процессор; соответствующий регистр устанавливается в исходное состояние, и устройство переходит в режим поиска.

При работе устройства,в режиме приема освободившейся зоны по сигналу процессора

«Принять», поступающему в блок 22, код освободившейся зоны из процессора заносится в счетчик 8. Если регистр 15 и 16 находится в исходном состоянии, то код зоны из счетчика 8 заносится через элемент И 13 или 14 в соответствующий регистр 15 или 16. Если оба регистра 15 и 16 заняты кодами свободных зон, то содержимое старших разрядов счетчика 8 засылается в регистр 26 блока 23, соответствующее слово считывается из накопителя 25 в регистр 24 числа и передается в регистр 1 обмена. Содержимое младших разрядо в счетчика 8 передается на дешифратор

9, возбуждается соответствующий выход дешифратора и в соответствующем разряде слова, размещенного в регистре 1 обмена, вместо

«0» записывается «1». Измененное слово засылается обратно в блок 23 по адресу старших разрядов счетчика 8.

Таким образом, в описываемом устройстве для распределения памяти последовательный перебор разрядов в считанном из блока памяти сло ве заменяется параллельным анализом всех разрядов слова, что существенно увеличивает быстродействие устройства.

25 Формула изобретения

Устройство для распределения памяти, содержащее регистр обмена, соединенный с дешифратором обмена и через элементы И вЂ” с дешифратором зон, счетчик, входы которого з® соединены с выходом дешифратора обмена и управляющей шиной, а выходы вЂ” со входами дешифратора зон, блока хранения и коммутации кодов свободных зон и выходом устройства, отличающееся тем, что, с целью увеличения быстродействия устройства, оно содержит шифратор и элемент ИЛИ, первый вход которого подключен к управляющей шине, а выход вЂ” к одному из входов счетчика, вход шифратора соединен с выходом регистра

4о обмена, а выход вЂ” со вторым входом элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Патент США № 3601809, кл. G 11С 7/00, 45 1971.

2. Авторское свидетельство № 318948, кл. G

06F 13/00, 1971.

580556

Составитель В. Рудаков

Техред И. Рыбкина

Корректор О. Тюрина

Редактор Л. Тюрина

Подписное

Заказ 2796/1