Генератор сочетаний

 

ГЕНЕРАТОР СОЧЕТАНИЙ, содержащий сдвиговый регистр кодового слова, элемент И и элемент ИЛИ, отличающийся тем, что, с целью расширения области примене-. ния путем увеличения диапазона перебираемых сочетаний без увеличения аппаратных затрат, в него введены сумматор, блок формирования бита и блок вьщеления порога, причем зы ход сумматора соединен с последовательным входом сдвигового регистра кодового слова, выход которого соединен с первымвходом элемента ИЛИ, второй вход которого соединен с выходом элемента И, первый вход которого соединен с входом управления перебором сочетаний генератора, выход элемента ИЛИ соединен с перBbw информационным входом сумматора и вьпсодом генератора, вход синхронизации л у 1равляющий вход. сдвигового регистра соединены соответственно с тактовым входом и вхоft{ i установки в О генератора, причем блок формирования бита содержит элемент И, элемент НЕ, два триггера и коммутатор, первый управляющий вход и выход которого соединены соответственно с входом управления. режимом повторения генератора и вторым информационным входом сумматора, вход синхронизации которого соединен с выходом элемента НЕ и входами синхронизации первого и второго триггеров , информационные входы которых соединены соответственно с входом управления циклом генератора и выходом элемента И блока формирования бита, первый и второй входа элемента И блока формирования бита соединены соответственно с выходом элемента ИЛИ и инверсным выходом второго триггера, первый и второй информационные входы коммутатора соединены соответственно с выходом элемента И блока формирования бита и (Л прямым выходом первого триггера, вход элемента НЕ соединен с тактовым входом генератора, причем блок выделения порога содержит два элемента НЕ, формирователь импульсов, элемент И-НЕ, элемент ИЛИ, два триггера , мультиплексор и три регистра сдвига, тактовый вход генератора 9д 9) соединен с первыми входами элемен тов И-НЕ и ИЛИ блока вьщеления поО СО рога, вторые входа которых соединены соответственно с в лходом сумматора и выходом первого триггера блока вьщеления порога, управляющие входы регистров сдвига с первого по третий соединены и подключены к входу управления циклом генератора, входу формирователя импульсов и входу первого элемента НЕ блока вьщеления порога, выходь первого и второго элементов НЕ блока вьщеленкя порога соединены с входами соответственно синхронизации и установки в О второго триггера блока вьщеления поро

СО(ОЗ СОВЕТСНИН

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Ю (I9) (! I ) А

4 (5 I I

ОПИСАНИЕ ИЗОБРЕ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3683152/24-24 (22) 02.01.84 (46) 07.07.85. Вюл. № 25 (72) В.Н. Козубав (53) 681.325(088.8) (56) Авторское свидетельство СССР № 744526, кл. С 06 F 1/02, 1978.

Авторское свидетельство СССР № 374606, кл. С 06 F 15/32,. 1971. (54)(57) ГЕНЕРАТОР СОЧЕТАНИЙ, содержащий сдвиговый регистр кодового слова, элемент И и элемент ИЛИ, отличающийся тем, что, с целью расширения области применения путем увеличения диапазона перебираемых сочетаний без увеличения аппаратных затрат, в него введены сумматор, блок формирования бита и блок вьщеления порога, причем выход сумматора соединен с последовательным входом сдвигового регистра кодового слова, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом элемента И, первый вход которого соединен с входом управления перебором сочетаний генератора, выход элемента ИЛИ соединен с первым информационным входом сумма. тора и выходом генератора, вход синхронизации л управляющий вход . сдвигового регистра соединены соответственно с тактовым входом и вхо)дом установки в "0" генератора, причем блок формирования бита содержит элемент И, элемент НЕ, два триггера и коммутатор, первый управляющий вход и выход которого соединены соответственно с входом управления режимом повторения генератора и вторым информационным входом сумматора, вход синхронизации которого соединен с выходом элемента НЕ и входами синх. роннзации первого и второго триггеров, информационные входы которых соединены соответственно с входом управления циклом генератора и выходом элемента И блока формирования бита, первый и второй входы элемента И блока формирования бита соединены соответственно с выходом элемента ИЛИ и инверсным выходом второго триггера, первый и второй информационные входы коммутатора соединены соответственно с выходом эле- 3 мента И блока формирования бита и прямым выходом первого триггера, вход элемента HE соединен с тактовым входом генератора, причем блок выделения порога содержит два элемента НЕ, формирователь импульсов, элемент И-НЕ, элемент ИЛИ, два триггера, мультийлексор и три регистра сдвига, тактовый вход генератора соединен с первыми входами элемен,тов И-НЕ и ИЛИ блока вьщеления порога, вторые входы которых.соединены соответственно с выходом сумматора и выходом первого триггера блока выделения порога, управляющие входы регистров сдвига с первого по третий соединены и подключены к входу управления циклом генератора, входу формирователя импульсов и входу пеового элемента НЕ блока вьщеления порога, выходы первого и второго элементов HE блока вьщеления порога соединены с входами соответственно синхронизации и установки в "0" вто.рого триггера блока вьщеления поро I га, прямой и инверсный выходы второ рого триггера которого соединены с вторым управляющим входом коммутатора, выход мультиплексора соединен с входом синхронизации первого триггера блока выделения порога, вход установки в,"0" которого соединен с выходом формирователя импульсов, входом установки в "0" второго триггера блока формирования бита и входом установки сумматора, выходы элементов И-НЕ и ИЛИ блока выделения порога подключены к входам синхронизации соответственно пер. вого и второго регистров сдвига, информационные входы регистров сдвига с первого по третий соединены соответственно с выходом второго регистра сдвига, входом нулевого потенциала генератора и выходом первого. регистра сдвига, вход

166090 синхронизации и выход третьего регистра сдвига соединены соответственно с тактовым входом и вторым входом элемента И генератора, вход установки порога которого соединен с информационным входом мультиплексора, управляющий вход которого соединен с выходом второго регистра сдвига, последовательные входы регистров сдвига с первого по третий соединены с входами соответственно нулевого, единичного и нуле- . вого потенциалов генератора, информационный вход первого и второго триггеров блока выделения порога и сдвигового регистра кодового слова соединены соответственно с входом единичного потенциала генератора, выходом старшего разряда первого регистра сдвига и входом нулевого потенциала генератора.

Изобретение относится к диагнос тике цифровой вычислительной техники и может быть использовано при аттестации кодеков в цифровой магнитной записи.

Для определения исправляющей способности кодеков и нахождения в них неисправностей при монтаже и эксплуатации осуществляют имитацию известных значений ошибок в канале.

В частности, циклические и сверточные коды малой и средней длины достаточно аттестовать известными сигналами наборов сочетаний вводимых ошибок, количество которых не превьппает исправляющей способности применяемых кодов, что существенно сокращает время аттестации кодека по сравнению с методом генерации перебора случайных и псевдослучайных последовательностей, вводимых в качестве сигналов ошибок. При аттестации сверточных кодеков пачками вводимых ошибок возможно явление распределения ошибок, поэтому необходима имитация ошибок с переменными весами, не превьппающимн заданного порога.

Целью изобретения является расширение области применения путем увеличения диапазона-перебираемых сочетаний без увеличения аппаратных

5 затрат.

На чертеже представлена блок-схема генератора.

1 енератор содержит сдвиговый регистр 1 кодового слова, элемент

ИЛИ 2, элемент И 3, вход 4 генератора, вход 5 блока выделения поро-.

ra б и его выходы 7 и 8, вход 9 блока формирования бита 10 и его входы

11-13, выходы 14 генератора, сумматор 15, выход 16 блока формирования бита, входы 17-19 блока выделения порога, мультиплексор 20, регистры 21 и 22 сдвига, триггер 23, формирователь 24 импульса, элемент

ИЛИ 25, вход 26 тактов генератора, элемент И-HE 27, регистр 28 сдвига, триггер 29, элемент HE 30, вход 31

25 управления циклом генератора элеЭ мент НЕ 32, триггер 33 сумматора, триггер 34, коммутатор 35, элемент

И 36, триггер 37, элемент НЕ 38, сумматор 39 по модулю два сумматора, . коммутатор 40 сумматора, сумматор

3 1166

4 по модулю два сумматора, вход 42 установки в ноль генератора.

Генератор работает следующим образом.

В исходном состоянии по шине 42 от заднего фронта импульса устанав. ливают на выходе сдвигового регист-, ра 1 комбинацию, состоящую из "0", а на шины 19 установки порога P поступают соответствующие потенциа- !О лы. Аналогично подают потенциалы на шины 4 и 12 установки режима перебора сочетаний и режима повторения выбранной комбинации, причем на шине 4 нулевой уровень .соответствует режиму перебора сочетаний с перемен ным весом, единичный уровень . — режиму перебора сочетаний с постоянным весом, а нулевой потенциал на шине 12 блокирует сложение единич- 20 ных битов с комбинациями, генерируемыми регистром 1. Для правильной работы предлагаемого устройства в ждущем режиме единичные потенциа- . лы на шине 12 должны быть кратными 25. по длительности циклам кодовых слов и поступать синхронно с сигналами на шине 31 синхронизации по циклам слов комбинации.

В первом режиме — непрерывного перебора сочетаний с переменным весом — на шины 4 и 12 подают соот- . ветственно логические "0" и "1", и элемент И 3 запрещает прохождение сигналов с выхода 7 блока 6. В ре- . 35 зультате сигналы с выхода регистра

1 беспрепятственно поступают на сумматор 15 и блок 10 формирования бита.

В блоке 6 в конце каждого цикла 40 кодового слова комбинации по шине

31 задним фронтом импульса записи,-. .длительность которого меньше половины периода тактовой частоты синхронизации, осуществляют запись нулей в регистр 21 и перезапись 1треды.дущих состояний из регистра 21 в регистр 22, из регистра 22 в регистр

28. Импульсом с формирователя 24 триггер 23 устанавливается в исход- 0 ное единичное состояние, в результате чего через элемент ИЛИ 25 проходят тактовые импульсы на регистр

21 и в него записываются логические

"1" до тех пор, пока (по установлен- ному порогу "P") на Р-м выходе ре" гистра 21 не появится единичный ,уровень, который по "открытому" ка-.

090 4 налу Р, установленному в мультиплек. соре 20 сигналами заданного порога на адресных входах, переводит триггер 23 в обратное состояние и, соответственно, в регистр 21 записывается количество 1", равное установленному порогу F. В конце каждого цикла эти "!" переписываются в регистр 22 до тех пор, пока не будет изменен порог или обнулен ре. гистр 21. В следующем цикле тактовые импульсы, поступающие на ре- гистр 22, модулируются единичными сигналами кодовых комбинаций, поступающих с выхода сумматора !5 через элемент И-НЕ 27, т.е. если з комбинации присутствует один единичный бит или b бит, то количест. .во тактовых импульсов, соответственно, — один или b. Информационные входы регистра 22 подключены зеркально к выходам регистра 21, соответственно, тактовые сигналы, регистра 22 передвинут "1" и очис- . .тят регистр 22 на один или Ъ единичных бит. Если Ь Р, то в регистре 22 остается (p-b) единичных бит, а в случае р = Ь регистр 22 полностью очищается от записанных ранее

It 1I

1 . в конце цикла с. выхода 9 в режиме переменного веса в триггер 29 переписываются логические "1" или

11 11

0, что соответствует несовпадению или совпадению веса комбинации с установленным порогом P. Парафазные выходы триггера 29 управляют коммутатором 35, который при весе комбинации, меньшем Р, пропускает единичный бит в начале каждого цикла, сфор-! .мированный триггером 37 от сигнала ,синхронизации по циклам на. шине 31, а при весе, равном Р, пропускает единичный бит синхронно с первым младшим единичным битом комбинации, сформированным на триггере 34 и элементе И 36.

Формирование этого бита идет таким образом. В исхоцном состоянии в конце цикла формирователем 24 строба по входу установки в "011 триггера 34 на инвертирующем выходе устанавливается "!", которая разрешает прохождение первого единичного бита комбинации, появление которого на информационном входе триггер .

34 переводит в следующем периоде тактовой синхронизации его иннертирующий выход в нулевой потенциал, 5 1 который запрещает прохождение сигналов комбинации до конца цикла кодового слова. Единичный бит, сформированный в формирователе 10, складывается со значением кодовог0 слова, возникающего на выходе элемен.та ИЛИ 2, -в сумматоре..15. Результат сложения задерживается регистром

1 на кодовое слово и процесс повторяется.

Пусть установленный порог Р = 3.

После установки регистра 1 в "0" в первом цикле на его выходе возникает комбинация "00...00". Если . потенциал записи на шине 42 удерживался перед началом работы устройства в заданном режиме в течение цикла кодового слова, то в регистр

22 запишутся "1" единицы, и триггер.

29 установит коммутатор 35 на прохождение единичного бита в начале цикла кодового слова и этот единичный бит суммируется с проходящими через элемент ИЛИ 2 сигйалами ком,бинаций. В результате после задержки на кодовое слово на выходе ячейки появятся комбинации: А1

0 ° ° 0 А» 010 ° ° ° 0 А5 110 ° ° Oy

Ау = 1110...0.

Однако во время формирования а = 1110 ° ..О. на выходе сумматора

15 к концу кодового слова регистр

22 очистится от записанных ранее

"1", и триггер 29 в . следующем а„-цикле переключит коммутатор.35,на прохождение единичного бита, сформированного синхронно с первым млад-,,шим единичным битом кодовой комбинации а, и результатом сложения сумматором 15 будет а : = 00010...0, вес данной комбинации b < 3 и поэтому в начале следующего а - цикла

8 пороговый блок 6 переключит коммутатор 35 обратно на прохождение единичного бита, формируемого в начале аз цикла кодового слова. До комбинации а, = 01110...0 идет обычный двоичный счет, следующая комбинация при двоичном счете—

"11110...0", вес которой превышает заданный, однако этого не произойдет и появится комбинация а, 000010...0.

Таким образом, в этом режиме устройство перебирает все значения двоичных чисел с весом каждого, не превышающим установленного порога P = 3 по всем и разрядам кодового слова.

166090 6

5 !

О

ЗО

В конечном итоге последняя комбинация а,„= 0...0111 и, так как в конце любого цикла кодового слова триггер 33 сумматора 15. сбрасывается стробом формирователя 24 в исходное состояние, сигнал переноса в последовательном сумматоре 15 отсутствует и следующие комбинации будут а „,, = а, = 00...00, т.е. цикл перебора сочетаний повторяется.

Количество комбинаций N в цикле перебора при различных порогах соответственно равно

Б = С„+ С„+РС„.+ ° ° ° + С„

Е C „., (1)

Например, при Р = 3 и п =.23

2 3

С23 С23

2047, т.е. устройство задает все. ошибки, например, для кода Голлея.

Во втором режиме непрерывного перебора сочетаний, заданного веса P на шины 4 и 12 подают потенци= ал логических "1" и элемент И 3 разрешает прохождение сигналов с выхода 7 порогового блока 6, в котором все элементы, кроме .триггера

29, продолжают работать в описанном прежде первом режиме. Триггер

29 по входу установки в "0" потенциалом шины 4 установлен в состояние, разрешающее прохождение через коммутатор 35 сигналов с фор мирователя 10 единичного бита сигнала единичного бита, синхронного с младшим единичным битом комбинации a„. В результате сложения сумматором 15 комбинации а" в на выходе элемента ИЛИ 2 и единич-ного бита, синхронного с младшим .. единичным битом комбинации, анало-, гично предыдущему режиму, на выходе сумматора 15 появляются комбинации а с переменным весом и, так как 1

"очистка" регистра 22 происходит на величину, равную весу Ь комбинации а, появляющейся на входе 17 блока 6, в регистр 28 записывается количество единиц равное р-b, соответствующее разности весов порога

P и веса Ъ комбинации а„. В момент считывания задержанного кодового слова а к нему из регистра 28 че I рез элемент ИЛИ 2 в начале новой комбинации добавляется P-b,áèò и

1б6090 8 ческого "0" на шину 12. Тогда в устройстве перебора сочетаний происходит многократное повторение кодовой комбинации задаваемых ошибок, и оператор в состоянии детально исследовать неисправность измерительными приборами в определенных контрольных точках испытуемого устройства.

Таким образом, введение в схему

10 устройства последовательного сумматора, блока формирования бита и блока выделения порога (с соответствующими связями) позволяет расширить диапазон перебираемых сочета15 ний, причем использование одной функции порогового блока позволяет получить режим перебора сочетаний с переменным весом, а другой — с поспостоянным.

Редактор Г. Волкова Техред. А.Ач

Корректор С Шекмар

Заказ 4310/43 Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

7 I на выходе 14 устройства появляется новая комбинация а с постоянным ю (at весом, равным Р.

В третьем режиме — повторения выбранной комбинации — на шине 12 присутствует потенциал нуля, в результате выход коммутатора 35 заперт, и на второй вход сумматора 15 сигналы не поступают, а это значит, что записанная в регистр 1 комбинация каждый раэ вновь поступает на вход регистра 1 без изменения и происходит многократное повторение выбранной комбинации. Третий режим может быть осуществлен автоматически от устройств сравнения кодов или систем определения неисправностей (на чертеже не показаны) при появлении определенного сигнала путем образования обратной связи на шину

12, т.е. как только система измерения определит соответствующее различие, она вырабатывает сигнал логиАппаратурная реализация предлагаемого генератора значительно проще, чем известного прототипа.