Устройство для контроля информации в системе остаточных классов

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНФОРМАЦИИ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ , содержащее входной регистр, первую группу сумматоров по модулю, вторую группу сумматоров по модулю и элемент ИЛИ, причем выхода разрядов с второго по п-и (и - число осг нований) входного регистра соединены соответственно с первыми входами . , сумматоров по модулю первой группы, вторые входы которых соединены соот- . ветственно с входами с второго по П-й модулей устройства, выходы сумматоров по модулю первой группы соединены с первь1ми входами соответствующих сумматоров по модулю второй группы, выход первого разряда входаого регистра .соединен с вторым входом первого сумматора по модугао второй . группы, отличающееся тем что, с целью расширения функциональных возмо жностей за счет исправления однократных ошибок, оно содержит группу дешифра;торов, группу элементов памяти, группу шифраторов, третью группу сумматоров по модулю, два сумматора по модулю и коммутатор, причем выходы разрядов с второго по (п-1)-й входного регистра соединены . с вторыми входами соответствующих сумматоров по модулю второй группы, первый и второй входы первого сумматора по модулю соединены соответственно с выходом первого разряда вход7 ного регистра и с входом первого модуля устройства, первый и втйрой входы второго сумматора по модулю соединены соответственно с выходом первого сумматора по модуле и выходом П- го разряда входного,регистра , выходы сумматоров по модулю второй группы и выход второго сумматора по модулю соединены соответственно с входами дешифраторов групсл пы, выходы которых соединены с первыми адресными входами соответствукмцих элементов памяти группы и с вторыми адресными входами по еледующих элементов памяти группы, выходы элементов памяти группы сое- , динены с входами соответствующих шифраторов группы, выходы которых Од соединены с соответствующими входаОд ми элемента ИЛИ и с первыми входами соответствующих сумматоров по модулю третьей группы, вторые входы которых соединены с выходами соответст- . вующих разрядов входного регистра и с первой группой информационных входов коммутатора, вторая группа информационных входов которого сое динена с выходами сумматоров по модул третьей группы, управляющий |вход и выход коммутатора соединены соответственно с выходом злемен:та ИЛИ и выходом устройства.

СОЮЗ С08ЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (я) G 06 F 11/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .. К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ!

ФМ\Ъ а щ (21) 3695040/24-24 (22) 27. 01. 84 (46) 07.07. 85. Бюл. У 25 (7 2) В.А. Краснобаев (53) 681. 3(088. 8) OCYJ3APCT8EHHblA HOMHTET CCCP

ПО ДЕЛАМ ИЗОБ КТКНИЙ И ОТН1 ЫТИй (56) 1. Авторское свидетельство СССР

Р 960823, кл. G 06 F 11/08,, 1980.

2. Авторское свидетельство СССР

Ф 964645, кл. G 06 F 11/08, 1981 (прототип). (54) (57) УСТРОЙСТВО ЛЛЯ КОНТРОЛЯ

ИНФОРМАЦИИ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАСС0В, содержащее входной регистр, первую группу сумматоров по модулю, вторую группу сумматоров по модулю и элемент ИЛИ, причем выходы разрядов с второго по и -й (й — число ос.нований) входного регистра соединены соответственно с первыми входамй сумматоров по модулю первой rpynmr, вторые входы которых соединены соот- . ветственно с входами с второго по

П-й модулей устройства, выходы сумматоров по модулю первой группы соединены с первыми входами соответствующих сумматоров по модулю второй группы, выход первого разряда входного регистра соединен с вторым входом первого сумматора по модулю второй группы, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональ- — . ных возможностей за счет исправления однократных ошибок, оно содержит группу дешифраторов, группу элементов памяти, группу шифраторов, третью группу сумматоров по модулю, два сумматора по модулю и коммутатор, при„„Я0„„11 6117 А чем выходы разрядов с второго по (n-1)-й входного регистра соединены с вторыми входами соответствующих сумматоров по модулю второй группы, первый и второй входы первого сумматора по модулю соединены соответственно с выходом первого разряда вход; ного регистра и с входом первого модуля устройства, первый и втдрой входы второго сумматора по модулю соединены соответственно с выходом первого сумматора по модулю и вы- ходом й-го разряда входного регистра, выходы сумматоров по модулю второй группы и выход второго сумматора по модулю соединены соответственно с входами дешифраторов группы, выходы которых соединены с первыми адресными входами соответствующих элементов памяти группы и с вторыми адресными входами последующих элементов памяти группы, выходы элементов памяти группы соединены с входами соответствующих шифраторов группы, выходы которых соединены с соответствующими входами элемента ИЛИ и с первыми входами соответствующих сумматоров по модулю третьей группы, вторые входы кото. рых соединены с выходами соответст.вующих разрядов входного регистра и.с первой группой информационных входов коммутатора, вторая группа информационных входов которого сое динена с выходами сумматоров по модулю третвей группы, управляющий

1вход и выход коммутатора соединены соответственно с выходом элемента ИЛИ и выходом устройства.

117

1 1166

Изобре тен ие отно сится к вычислительной технике и может быть использовано в системах автоматики и ЭВМ, функционирующих в системе остаточ)ных классов (СОК).

Известно устройство для обнаружения и исправления ошибок в системе остаточных классов, содержащее входные регистры, преобразователь в позиционный код, блок сверткипо контрольным основаниям, схему сравнения, блок выделения ошибочного основания, сумматор, блок хранения поправок, . группу дешифраторов, группу элементов ИЛИ, группу схем сравнения (t) . 15

Недостатками данного устройства являются большое количество оборудования и низкое быстродействие.

Наиболее близким по технической сущности к изобретению является уст- 20 ройство для обнаружения ошибок в системе остаточных классов, содержащее группу входных регистров, первую группу сумматоров по модулю, вторую группу сумматоров по модулю, элемент ИЛИ, причем выходы входных регистров группы подключены к первым входам сумматоров по модулю первой группы, вторые входы которых являются входами констант устройства, а вы-30 ходы подключены к первым входам сумматоров по модулю второй группы, вторые входы которых подключены к выходу первого входного регистра группы, а выходы соединены с соответствующи- З5 ми входами элемента ИЛИ, выход которого является выходом устройства P2) .

Известное устройство позволяет обнаруживать ошибки в системе остаточ-1 .i" ных классов. Ю

Недостатком его являются низкие функциональные возможности, заключающиеся в неспособнс1сти исправлять ошиб" ки.

Цель изобретения — расширение функ- "5 циональных возможностей за счет исправления однократных ошибок.

Поставленная цель достигается тем, что устройство для контроля информа" ции в системе остаточных классов, содержащее входной регистр, первую рруппу сумматоров по модулю, вторую группу сумматоров по модулю и элемент ИЛИ, причем выходы разрядов с второго по и-й (n — число основа- 55 ний) входного регистра соединены соответственно с первыми входами сумматоров по модулю первой группы, вторые входы которых соединены соответственно с входами с второго по и-й модулей устройства, выходы сумма- торов по модулю первой группы соединены с первыми входами соответствующих сумматоров по модулю второй группы, выход первîro разряда входного регистра соединен с вторым входом первого сумматора по модулю второй группы, содержит группу дешифраторов, группу элементов памяти, группу шифраторов, третью группу сумматоров по модулю, два сумматора по модулю и коммутатор, причем выходы разрядов с второго по (n-1)-й входного регистра соединены с вторыми входами соответствующих сумматоров по модулю второй группы, первый и второй входы первого сумматора по модулю соединены соответственно с выходом первого разряда входного регистра и с входом первого модуля устройства, первый и второй входы второго сумматора по модулю соединены соответственно с выходом первого сумматора по модулю и выходом п-го разряда входного регистра, выходы сумматоров по модулю второй группы и выход второго сумматора по модулю соединены соответственно с входами дешифраторов группы, выходы которых соединены с первыми адресными входами соответствующих элементов памяти группы и с вторыми адресными входами последующих элементов памяти группы, выходы элементов памяти группы соединены с входами соответствующих шифраторов группы, выходы которых соединены с соответствующими входами элемента ИЛИ и с пер.выми входами соответствующих сумматоров по модулю третьей группы, вторые входы которых соединены с выходами соответствующих разрядов входного регистра и с первой группой информационных входов коммутатора, в то рая группа информационных входов которого соединена с выходами сумматоров по модулю третьей группы, управляющий вход и выход коммутатора соединены соответственно с выходом элемента ИЛИ и выходом устройства.

На чертеже представлена схема устройства для контроля информации в системе остаточных классов, устройство для контроля информации в системе остаточных классов содержит вход 1 устройства, входной регистр 2, первую группу сумматоз 11661

Ров 3< Зл-, по модулю, втоРУ

1руппу сумматоров 4 < — 4„, < по модулю, входы 5 модулей устройства, группу дешифраторов 6 < — 6„, группу элементов 7 t — 7n памяти, группу 8 — 8, шифраторов, третью группу сумматоров 9 - 9h по модулю, элемент ИЛИ 10, коммутатор 11, первый сумматор 12 по модулю, второй сумматор 13 по модулю, выход 14 уст- 10 ройства.

Сумматоры 12, 3 - 3„1по модулю работают соответственно по модулям

Р < — Р„. Сумматоры 4, — 4д > по мбду- 15 лю работают соответственно по моду" лям dK kt1 (d< K+> =(РK Р„) наибольший общий делитель оснований Рк Р . (k=1 - n-1) Сумматор 13 по модулю работает по модулю d n, .

Сумматоры 9 — 9 работают соответственно по модулям Р< — Р . Основания P1 — Р„попарно йепростые. .Устройство для контроля информации в системе остаточных классон ра- д ботает следующим образом..

По входу 1 устройства в регистр 2 заносится исходный операнд в СОК

Элемент 71 памяти

17 4

А=(а, а, ..., а ), представленный по основаниям Р „, Р, ..., Р„. С выхода регистра 2 значение остатков в двоичном коде поступает на первые входы соответствующих сумматоров

3 — Зп, и 12 и вторые входы суммато-. ров 4 — 4 „, и 13. На в торые входы сумматоров 3 —. 3„ и 12 по входам 5 в двоичном коде поступают соответствующие значения оснований, сумматоры 31 — Зя < 12 инвертируют по модулю Р значение остатков а„, т.е. а„=Р -a„ На первые входы сумматоров 4 поступают значения a„, а на первый вход сумматора 13 поступает значение а . С выходов сумматоров 4 значения (а,+а <„ )mod d<, „ через соответствующие дешифраторы 6 — 6, в унитарном коде поступают на соответствующие входы элементов 7к и 7 +, па,мяти. С выхода сумматора 13 через дешифратор 6,, значение а, (а„+а, ) mod dn,в унйтарном коде постуйает на соответствующие входы первого и и-ro элементов памяти.

Элементы 7 — 7„ памяти xoäèðóþòся согласно следующим таблицам (для .основания Р» =4, Р =6, Рэ =12) .

Элемент 7 памяти

Элемент 7> памяти

Со.ставитель А. Клюев

Редактор А.Шандор Техред А.Бабинец Корректор Е.Рошко

Заказ 43! 1/44 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Óæãîðoä, ул.Проектная, 4 г

11661

Если число А искажено по основанию P у.е, а g ntl, тогда на и выходе 7 -го элемента памяти присутствует сигнал, соответствующий значению

К P - а а к в унитарном коде. С выЦк К хода 8К-ro шифратора это значение в двоичном коде поступает на первый вход сумматора 9 (на первые входы остальных сумматоров 9 с выходов соответствующих шифраторов 8 1 — 8 „no- 10 ступают нулевые значения) и на вход ,элемента ИЛИ 10,;

Значения остатков числа А регистра 2 поступают в двоичном коде на вторые входы соответствующих сум- 15 мата ров 9 1 — 9 . Происходит сложение с1„q+ р„на сумматоре 9к е и сложение с нулем. остатков на других сумматорах 9.

Таким образом, с выходов сумма- 20 тора 9 — 9в исправленный операнд А

17 6 через коммутатор 11, открытый по второй группе входов сигналом с элемента ИЛИ 10, поступает на выход 14 устройства.

Если число А не искажено, то с выходов элементов 71 — 7n памяти отсутствуют сигналы, отличные от нулевых, и число А через первую группу входов коммутатора 11 поступает с регистра 2 на выход I4 устройства, Техническое преимущество изобретения состоит в существенной расширении функциональных возможностей устройства за счет исправления однократных (в одном произвольном остатке операнда в СОК) ошибок. Положительный эффект от использования изобретения состоит в воэможности корректировать ошибки в динамике вычислительного процесса без перерыва решения задач,