Устройство для измерения частоты

 

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЧАСТОТЫ, содержащее блок управления, два счетчика импульсов, элемент И, управляемый делитель частоты, генератор импульсов эталонной частоты, ш 1ходом соединенный с входом делителя частоты, отличающеес-я тем, что, с целью повьшения точности измерения частоты, в него введены последовательно соединенные регистр памяти и блок перепиЬи, при этом первый вход блока управления подключен к входной шине устройства, второй вход - к шине пуска, третий вход к выходу генератора опорной частоты, четвертый вход подключен к выходу управляемого делителя частоты и к первому входу элемента И, второй вход которого подключен к первому выходу блока управления, второй выход которого соединен с синхровходом регистра памяти, третий выход подключен к первому управляющему входу блока переписи и к установочному входу первого счетчика, информащюнные выходы которого подключены к информационным входам регистра паS мяти, второй управлякйций вход блока переписи подключен к четвертому выходу блока управления, а информационные выходы блока переписи соединены 1с информационными входами управляемого делителя частоты, счетный вход .которого подключен к выходу генерато-, ра импульсов опорной частоты, выход элемента И соединен с входом второго счетчика. СО со

COl03 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН () 9) (! )) (51)4 G 01 R 23 10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPGH0INV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3610723/24-21 (22) 24.06.83 (46) 30.07.85. Вюл. У 28 (72) В.Н.Попов и Н.А.Сипягин. (71) Пензенский политехнический институт (53) 621.317(088.8) (56) Шляндин В.М. Цифровые измерительные преобразователи и приборы.

М., 1973, с. 159, 312.

Авторское свидетельство СССР

Р 573768, кл. G 01 В. 23/10, 1975. (54)(57) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ

ЧАСТОТЫ, содержащее блок управления, два счетчика импульсов, элемент И, управляемый делитель частоты, генератор импульсов эталонной частоты, выходом соединенный с входом делителя частоты, о т л и ч а ю щ е е с я. тем, что, с целью повышения точности .измерения частоты, в него введены последовательно соединенные регистр памяти и блок переписи, при этом первый вход блока управления подключен к входной шине устройства, второй вход — к шине пуска, третий вход— к выходу генератора опорной частоты, четвертый вход подключен к выходу управляемого делителя частоты и к первому входу элемента И, второй вход которого подключен к первому выходу блока управления, второй выход которого соединен с синхровходом регистра памяти, третий выход подключен к первому управляющему входу блока переписи и к установочному входу первого счетчика, информационные выходы которого подключены к информационным входам регистра памяти, второй управляющий вход блока переписи подключен к четвертому выходу блока управления, а информационные выходы блока переписи соединены, с информационными входами управляемо1 го делителя частоты, счетный вход .которого подключен к выходу генерато-, ра импульсов опорной частоты, выход элемента И соединен с входом второго счетчика.

1170373

Изобретение относится к информа; ционно-измерительной и вычислительной технике и может быть использовано при построении быстродействующих преобразователей частоты .следования им- 5 пульсов в код. е

Цель изобретения — повышение точности измерения частоты инфранизкочастотных и низкочастотных сигналов путем уменьшения погрешности кванто- 10 вания.

На фиг. 1 представлена структурная схема устройства для измерения частоты; на фиг. 2 — схема блока управления; на фиг. 3 — схема блока переписи.

Устройство (фиг. 1) содержит .

; блок 1 управления, генератор 2 импуль,сов эталонной частоты, делитель 3 частоты, элемент И 4, счетчик 5 импульсов, регистр 6 памяти, блок 7 переписи, управляемый делитель 8 частоты, счетчик 9 импульсов. При этом, вход устройства подключен к первому входу блока 1 управления, первый выход которого связан с вторым входом элемента И 4, второй вход которого объединен с выходом управляемого делителя 8 частоты и подклю- >0 чен к четвертому входу .блока 1 управления, второй вход которого подключен к шине "Пуск",, третий вход подключен к выходу генератора 2 опорной частоты, связанному с входом делите- 35 ля 3 частоты и счетным входом управляемого делителя 8 частоты, четвертый вход подключен к объединенным между собой выходом управляемого делителя 8 частоты и первым входом 40 элемента И 4, второй вход которого связан с первым выходом блока 1 управ- ления, второй выход которого подключен к синхровходу регистра памяти, третий выход связан с первым управ- 45 ляющим входом блока 7 переписи и установочным входом первого счетчика 5, информационные выходы которого подключены к информационным входам регистра 6 памяти, и информацион- 50 ных выходов которого подключены к входам блока 7 переписи, второй управляющий вход которого соединен с четвертым управляющим выходом блока 1 управления, причем (и+1) выхо- 55 дов блока 7 переписи подключены к (n+i) информационным входам управляемого делителя 8 частоты, а выход элемента И 4 связан со счетным вхо- дом второго счетчика 9.

Управляемый делитель частоты, структурная схема которого представлена на фиг. 2, содержит счетчик 10 и нуль-орган 11, при этом (и+1) информационные входы счетчика 10 связаны с информационным входом управляемого делителя 8 частоты, счетный вход которого соединен со счетным входом счетчика 10, выходы которого подключены к входам нуль-органа 11, выход которого связан с выходом управляемого делителя 8 частоты.

Структурная схема блока 1 управления представлена на фиг. 2. Блок 1 управления содержит формирователь 12 импульсов, триггер 13, ключ 14, триггеры 15 и 16, ключа 17, делитель 18, ключ 19. Первый вход блока 1 управления соединен с входом формирователя 12, первый выход которого подключен одновременно к второму выходу блока 1 управления и к первому входу ключа 14, второй вход которого соединен с выходом триггера 13, выход ключа 14 соединен одновременно с синхровходами триггеров 16 и 15, выход последнего подключен к информационному входу триггера 16, выход ко" торого соединен одновременно с первым выходом блока 1 управления и с первым входом ключа 17, второй вход которого подключен к третьему входу блока 1 управления, четвертый вход которого соединен. с первым входом ключа 19 выход которого подключен к третьему выходу блока 1 управления, четвертый выход которого соединен с инверсным входом ключа 19 и подключен к второму выходу формирователя 12, выход ключа 17 соединен с входом делителя 18, выход которого подключен одновременно к второму установочному входу триггера 13; к установочным входам триггеров 15 и 16, первый установочный вход триггера 13 соединен с вторым входом блока управления.

Структурная схема блока переписи 7 представлена на фиг. 3. Блок переписи 7 содержит элементы И-НЕ 20 и 21, группу элементов И 22-1...22-(n-1), группу элементов И 23-1...23-(п-1), группу элементов ИЛИ-НЕ 24-1...24(и-1). Первый информационный вход блока 7 переписи подключен одновремен1170З7З но к первым входам элементов И-НЕ 20, и И 22-1, 2...(n-1) информационные входы подключены соответственно к первым входам элементов И 22-2...22(n-1), а также элементов И 23-1.. ° 23(n-2), и-й информационный вход соединен с первыми входами элементов И 23-(n-1) и И-НЕ 21, выходы элементов И 22-1...22-(n-1), И 23-1...

23(n-1) подключены к.первым и вторым 10 входам элементов ИЛИ-НЕ 24-1...24(и-1) соответственно, выходы последних связаны с 2...n информационными выходами блока переписи 7, I и (п+1) выходы которого подключены к выходам 15 элементов И-НЕ 20 и И-НЕ 21, первый управляющий вход блока 7 переписи соединен с вторыми входами элементов И-НЕ 20, И 23-1...23-(n-1), второй управляющий вход соединен с вто- 20 рыми входами элементов И 22-1...2(n-1), И-НЕ 21 °

Устройство для измерения частоты работает следующим образом.

По сигналу "Пуск" взводится триг- 25

rep 13 блока 1 управления, разрешающий сигнал с выхода которого открывает ключ 14. В момент поступления первого после сигнала "Пуск" импульса измеряемой частоты fx по его переднему фронту на первом выходе формирователя 12 формируется сигнал, который проходит через открытый ключ 14 и взводит триггер 15. Одновременно данный импульс поступает

35 на вход синхронизации регистра 6 памяти, обеспечивая перепись содержимого из счетчика 5. По заднему фронту входного импульса Й„ формирователь 12 формирует импульс, который поступает на инверсный вход ключа 19 и закрывает его. Кроме того, импульс с второго выхода формирователя поступает на установочный вход счетчи. ка 5 (устанавливая его в нулевое состояние) и на первый управляющий вход блока 7 переписи, обеспечивая перепись содержимого регистра 6 памяти в счетчик 10 управляемого дели-, теля 8 частоты со сдвигом на один .разряд в сторону старших разрядов.

Собственно сам процесс кодирования начинается в момент прихода второго импульса входной последовательности К . При этом по переднему

55 фронту импульса f> происходит перевод триггера 16 в противоположное состояние (на рабочем входе которого выставлена логическая единица с выхода триггера 15).

Разрешающий сигнал с выхода триггера 16 открывает ключа 17 и элемент И 4. Импульсная последовательность опорной частоты через открытый ключ 17 начинает, поступать на вход делителя 18., пересчетный коэффициент которого выбирается таким, чтобы период следования импульсов на выходе делителя соответствовал заданному (выбранному) измерительному интервалу

Тй и, "оп где „ — период следования импульсов опорной частоты f о

N — коэффициент пересчета делителя.

В момент формирования импульса на выходе делителя 18 производится сброс в исходное состояние триггеров 13, 15 и 16. Триггер 16 при этом закрывает элемент И 4.

Импульсная последовательность с выхода генератора 2 опорной частоты поступает на счетный вход счетчика 10 управляемого-делителя 8 частоты и на вход делителя 3 частоты.

Как рассматривалось вьппе, период следования управляющих импульсов, поступающих на соответствующие входы счетчика 5, регистра 6 памяти и блока 7 переписи, определяется периодом следования импульсов входной последовательности fz . При этом к моменту окончания Т„, — (текущего перио-. да входной последовательности) в счетчике 5 будет сформирован кодовый эквивалент данного периода

fo

N4 Txq lvl 1 где М вЂ” коэффициент деления делителя

3 частоты.

В момент времени, соответствующий ., окончанию Т„, блок 1 управления форх мирует управляющие сигналы, которые обеспечивают следующее продвижение информации. Код N" из счетчика 5 переписывается в регистр 6 памяти, затем счетчик 5 обнуляется, а содержимое регистра 6 памяти переписывается со сдвигом на 1 разряд в сторону старших разрядов в инверсном коде .в счетчик 10 управляемого делителя 8 частоты. Счетчик 10 считает поступающие на его счетный вход импульсы опорной частоты, нуль-орган 11 фиксирует момент перехода счетчика 10 ,через нулевое состояние. При этом, 1 170373 на его выходе формируется импульс, который проходит через открытый зле мент И 4 (после прихода сигнала

"Пуск" ) на вход счетчика 9, а также поступает на четвертый вход блока 1 управления, где проходит через открытый ключ 19 на четвертый выход блока I управления. Сигналом с четвертого выхода блока, 1 управления 10 обеспечивается перепись содержимого из регистра 6 памяти через блок 7 переписи в счетчик 10 управляемого делителя 8 частоты без сдвига. Счетчик 10 продолжает считать импульсы 15 опорной частоты f и вновь проходит нулевое состоитояние.Частота следования импульсов на выходе управляемого делителя 8 частсты определяется выражением .- fe Йо. 20 вых N< f, вя х) М т.е. в М раз выше входной.

Данная импульсная последовательность поступает на вход счетчика 9, где в течение времени Т„ . будет сформирован код частоты входного сиг нала

N =Тимм Евьц =Тир f sx" М.

Из выражения следует, что йзмерительный интервал может быть взят в M раз меньше, чем при кодировании частоты в устройстве-прототипе.

Сдвиг кода периода N; из регистра 6 памяти в счетчик 10 в момент прихода очередного импульса. входной послеДовательности йз„ обеспечивает сдвиг импульсной последовательности на выходе управляемого делителя 8 частоты на полпериода в сторону опережения относительно импульсов, которые формировались бы на выходе нуль-органа 11 при отсутствии сдвига кода периода.

В предлагаемом устройстве для измерения частоты достигается минимальное значение погрешности квантования +0,5/N.

1170373

i 170373

Составитель В.Новоселов

Редактор. К.Волощук Техред Л.Микеш Корректор В.Синицкая

Заказ 4700/42 Тираж 748 Подписное. ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г, Ужгород, ул.Проектная, 4