Устройство для возведения в степень

 

УСТГОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В СТЕПЕНЬ, содержащее два блока памяти, сдвигатель, сумматор, два элемента НЕ, о тл и чающее.с я тем, что, с целью расширения области применения за счет возведения в степень произвольных чисел, представленных в форме с плавающей запятой, в него введены три блока памяти, два счетчика, два блока формирования дополнения, нормализатор, элемент ИСКЛЮЧАКИЦЕЕ ИЛИ, третий злемент НЕ, шесть групп элементов И, две труппы элементов ИЛИ, адресные входы первого и второго блоков памяти соединены соответственно с входами мантиссы показателя степени и мантиссы основания степени устройства, выход первого блока памяти подключен к первому входу сумматора, выход второго блока памяти подключен к информационным входам элементов И первой и второй групп, выходы элементов И первой группы подключены к входам первого блока формирования дополнения, выходы которого подключены к первым входам элементов ИЛИ первой группы,вторые входы которых соединены с выходами элементов И второй группы, выходы элементов ИЛИ первой группы подключены к входам первой группы нормализатора, входы второй группы которого соединены с выходами первого счетчика , информационные входы которого подклю чены к входам порядка основания степени устройства, вход знака порядка основания степениустройства соединен с управляющим входом первого счетчика, управляющими входами злементов И первой группы и входом первого злемента НЕ, выход которого подключен к управляющим входам злементов И второй группы, адресные входы третьего блока памяти соединены с выходами младших разрядов нормализатора, а выход подключен к второму входу .сумматора, третий вход которого соединен с выходами старших разрядов нормализатора , четвертый и пятый входы сумматора соединены соответственно с выходами злементов И третьей и четвертой групп, информациошгые входы которых подключейы к входу т порядка показателя степени устройства, вход знака порядка показателя степени устройства соединен с управляющими входами злементов . И третьей группы и входом второго элемента НЕ, выход которого подключен к управляющим входам злементов И четвертой группы, адресные входы четвертого блока памяти подключены к выходам младших разрядов сумматора , а выход подключен к информационному входу сдвигателя, управляющий вход которого 00 00 соединен с выходами старших разрядов сумматора , выходы младших разрядов сдвигателя подключены к информационным входам элемен тов И пятой и шестой групп, выходы элементов И пятой группы подключены к входам второго блока формирования дополнения, выход которого подключен к первым входам элементов ИЛИ второй группы, вторые входы которых соединены с выходами элементов И шестой группы, а выходы подключены к адресным входам пятого блока памяти, выход которого подсоединен к выходу мантиссы результата устройства, вход знака мантиссы показателя степени устройства подключен к первому входу элемента ИСК.ПЮТАНЩЕЕ ИЛИ, второй вход ко

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)4 б F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3711954/24-24 (22) 07.03.84 (46) 07.08.85. Бюл. У 29 (72) А. Ф. Кургаев и К. Ж. ?1атрян (71) Ордена Ленина институт кибернетики им. В. М. Глушкова (53) 681.325 (088.8) (56) l. Авторское свидетельство СССР

N 744556, кл. G 05 F 7/552, 1978.

2. Авторское свидетельство СССР N 1057942, кл. G 06 F 7/552, )981. (54) (57) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ

В СТЕПЕНЬ, содержащее два блока памяти, сдвигатель, сумматор, два элемента НЕ, о тл и ч а ю щ е е.с я тем, что, с целью расширения области применения за счет возведения в степень произвольных чисел, представленных в форме с плавающей запятой, в него введены три блока памяти, два счетчика, два блока формирования дополнения, нормализатор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, третий элемент

НЕ, шесть групп элементов И, две группы элементов ИЛИ, адресные входы первого и второго блоков памяти соединены соответственно с входами мантиссы показателя степени и мантиссы основания степени устройства, выход первого блока памяти подключен к первому входу сумматора, выход второго блока памяти подключен к информационным входам элементов

И первой и второй групп, выходы элементов

И первой группы подключены к входам первого блока формирования дополнения, выходы которого подключены к первым входам элементов ИЛИ первой группы, вторые входы которых соединены с выходами элементов И второй группы, выходы элементов ИЛИ первой группы подключены к входам первой группы нормализатора, входы второй группы которого соединены с выходами первого счетчика, информационные входы которого подклю.

„„SU„„> 78 A чены к входам порядка основания степени устройства, вход знака. порядка основания сте. пени устройства соединен с управляющим входом первого счетчика, управляющими входами элементов И первой группы и входом первого элемента НЕ, выход которого подключен к управляющим входам элементов И второй группы, адресные входы третьего блока памяти соединены с выходами младших разрядов нормализатора, а выход подключен к второму входу. сумматора, третий вход которого соединен с выходамн старших разрядов нормали. затора, четвертый и пятый входы сумматора соединены соответственно с выходами элементов И третьей и четвертой групп, информаци- @ онные входы которых подключеиы к входу порядка показателя степени устройства, вход знака порядка показателя степени устройства соединен с управляющими входами элементов .

И третьей группы и входом второго элеменга НЕ, выход которого подключен к управляющим входам элементов И четвертой группы, адресные входы четвертого блока памяти подключены к выходам младших разрядов сумматора, а выход подключен к информационному входу сдвигателя, управляющий вход которого соединен с выходами старших разрядов сумматора, выходы младших разрядов сдвигателя подключены к информационным входам элемен тов И пятой и шестой групп, выходы элементов И пятой группы подключены к входам второго блока формирования дополнения, выход которого подключен к первым входам элементов ИЛИ второй группы, вторые входы которых соединены с выходами элементов И шестой группы, а выходы подключены к адресным входам пятого блока памяти, выход которого подсоединен к выходу мантиссы результата устройства, вход знака мантиссы показателя степени устройства подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход ко

1171788 торого подсоединен к входу знака порядка основания степени устройства, а выход соединен с управляющими входами элементов И пятой группы, выходом знака порядка результата устройства и входом третьего элемента НЕ, выход которого подключен к управляющим входам

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах.

Цель изобретения — расширение области при- 5 менения устройства за счет возведения в степень произвольных чисел, представленных в форме с плавающей запятой.

На чертеже представлена блок-схема устройства. 10

Устройство содержит блоки 1 и 2 памяти (логарифма), группу элементов .ИЗ, элемент

НЕ4, группу элементов И5, счетчик 6, блок 7 формирования дополнения, группу элементов

ИЛИ8, нормализатор 9, группу элементов И10, 15 элемент HEll, группу элементов И12, блок 13 памяти (логарифма), элемент ИСКЛЮЧАЮКЕЕ

ИЛИ 14, блок 15 формирования дополнения, группу элементов ИЛИ 16, группы элементов

И 17 и 18, блок 19 памяти (экспоненты), 20 сумматор 20, блок 21 памяти (экспоненты), сдвигатель 22, элемент НЕ 23, счетчик 24, вход 25 мантиссы основании степени, вход

25 мантиссы показателя степени, выход 27 знака порядка результата, выход 28 порядка 25 результата, выход 29 мантиссы результата, вход 30 знака мантиссы показателя степени устройства, вход 31 знака порядка показателя степени, вход 32 порядка показателя степени, вход 33 порядка основания степени, вход 34 З0 знака порядка основания степени.

Устройство работает следующим образом.

Возведение в произвольную степень чисел, представленных в форме с плавающей запятой (х"- 2 2 „, у =2 mv где mx u rnv — мантисс» Рч

35 са, а Рх и Fy — порядок х и ч соответственно), с с использованием операций логарифмирования и экспоненцирования, реализуется по следующим алгоритмам.

При положительной степени (о >О), если

Р„и Р„положительные, то

P (Px i2Ч !ч

2=2 =(2 т„) т„=ехр (2 те(Р„оро т )) элементов И шестой группы и к управляющему входу второго счетчика, информационные входы которого соединены с выходами старших разрядов сумматора, а выходы — с выходом порядка результата устройства, 2

- =е»Р2(ехр. (ч" ."."в (Pxt(o$2")))=

=ехР (ехР (Рх ° ео2. m *еое (2 . е,M)))= е»Р2(ехр2(Рч+ К+ ЙоК2 ч б В 2 1,<))

Если Р„или Ру отрицательные, то результирующее выражение равно ,rр Срч

Z«X= 2" »х) =ехр,(е»р (-Р„+)2+еog »2 +Еоф 1,)(()), У ч (-Рх Р в„ =)(=(2 и) ) =ехр2(-ехр,(Р,+к+ьф2,,+ х)

-(, o(.,, xx)j

Если Рх и Ру отрицательные, ro результирующее выражение равно

-P

„) -р„(2 ч о ч

2=Х = 2 тх) exp (е»ре(ч+К 4 ч

+to(2 21> M))

При отрицательной степени (mv < О), если

Рх и Ру положительные, то результирующее выражение равно

Рч

„ р„ г (-m,)

Z=X = 2 x) =екР2(-е»Р2(Р + к Рофе ч

+ е.+, v,м)), Если Рх или Ру отрицательные, то результирующее выражение соответственно равно

Р„ ч / Р» 12 (-мч)

Z=X =(2 m„J е»ре(ехр, (Р„+ К+ о, ) „

+ PPooC21, М)) или р

2=Х =(2 tn / =е»Р (-ехр (-р к+Во m + х/

+ о <,М))

Если Рх и Ру отрицательные, то результи- . рующее выражение равно

-рч

-т! -р» Р (-" ч)

7=Х = mx(=Ехр (Е»рт(-Рч К Ео rn„+

+ +hoop, 1,В)) где 1, М =2 (P»+ «Cpm»). обозначим А top 2222 + 1о - ) 2)x и 9=+ p + К+ П „

2 J

2 е * з п Р =1; если sign Ре= 0; где е =ехр (3, 3 1171 где П = )А(— ближайшее целое число, не больше А, а также обозначим с=ехр 5 екр fl

ы — как целую часть с, à d"û — как дробную чч ть С, тогда знак sign P порядка результата, порядок Р, и мантисса m> резулыата определяются выражениями

sign P>" signР 0+ sign щ х 1

u = сРи), если sign Р =0;

1- д Ю, ясли

Числа х и нормализованы, не равны нулю и мантисса го„положительная (для отрицательных в„нет действительного значения Hog о„. В блоках 1, 2 и 13 памяти (логарифма) хранятся значения логарифмов нормализованных чисел и выбираются соответственно значения g z ю, е тп и

1о 1, M (эти блоки памяти взаимозаменяемы), а в блоках 21 и 19 памяти (экспонен; ты) хранятся значения экспоненты и выбиран гся соответственно значения ехр А и ехр>0 (эти блоки также взаимозаменяемы).

Знаки з1 пР„и sign P> порядков Рх и Ру подаются соответственно на вход 34 знака

30 порядка основания степени и вход 31 знака порядка показателя степени устройства, а значения порядков Рх и Ру — соответственно на вход 33 порядка основания степени и вход 32 порядка показателя степени устройства. Знак s i g n „мантиссы rn > подает- З5 ся на вход 30 знака мантиссы показателя степени устройства, а значения мантисс m è щ э подаются соответственно на вход 25 ман. тиссы основания степени и на вход 26 мантиссы показателя степени устройства.

Иэ блока 1 памяти (логарифма) выбирается значение topaz tn„v. поступает на информационные входы групп элементов И 3 и 5.

Если порядок Рх отрицательный, то сигнал с входа 34 знака порядка основания степени 45 устройства открывает группу элементов И 3, подключая выходы блока 1 памяти (логарифма) к входам блока 7 формирования дополнения. В блоке 7 значение 1оо. rn ïðåîáразуется в дополнительный код (вычисляется значение 1 —. о п1„) и через группу элементов ИЛИ 8 поступает на входы первой группы нормализатора 9. Одновременно с этим порядок Рх с входа 33 порядка основания степени устройства поступает в счетчик

6, а сигнал с входа 34 знака порядка основания степени устройства подается на вход

"Вычитание единицы" счетчика 6. В реэульта788 4 те в последнем вычисляется разность (Px — 1), если знак порядка Рх отрицателен. Результат (P — 1) для положительного Рх с выходов счетчика 6 поступает на вторые входы нормализатора 9. Если порядок Рх положительный, то сигнал с входа 34 знака порядка основания степени устройства через элемент НЕ 4 подается на управляющий вход группы элементов И 5, подключая выходы блока 1 памяти (логарифма) через группы элементов

И 5 и ИЛИ 8 к первым входам нормализатора 9.

Таким образом, в нормализатор 9 поступают целая часть из счетчика 6 и дробная часть иэ блока 7 формирования дополнения или из блока 1 памяти (логарифма). Нормализатор 9 выполняет нормализацию числа на его входах, формируя на выходах старших разрядов характеристику К, а на выхо дах младших разрядов — нормалиэационную мантиссу, представленную положительным числом (1,M), где М вЂ” произвольная комбинация двоичных нулей и единиц. По значению 1,М младших разрядов нормализатора 9 из блока 13 памяти (логарифма) выбирается значение га 1,М и поступает на вторые входы суммирования сумматора 20, а на его первые входы суммирования поступает значение 1 „, выбираемое иэ блока 2 памяти (логарифма). В младших разрядах сумматора 20 вычисляется сумма А= toy !,М+

+ Го m . Значение К из старших разрядов нормализатора 9 поступает на третьи входы суммирования сумматора 20. Порядок Ру с входа 32 порядка показателя степени устройства поступает на информационные входы групп элементов И 10 и 12. Если порядок

Ру отрицательный, то сигнал с входа 31 знака порядка показателя степени устройства открывает третью группу элементов И 10 и порядок Ру поступает на входы вычитания сумматора 20. Если порядок Ру положительный, то сигнал с входа 31 знака порядка показателя степени устройства через элемент

НЕ 11 открывает четвертую группу элементов И 12 и порядок Ру поступает на четвер- тые входы суммирования сумматора 20. Таким образом, в старших разрядах сумматора 20 вычисляется разность В = К вЂ” Ру + П или сумма В = К + P> i П, где П =)А(— ближайшее целое число, не больше А, т.е. возможен перенос иэ младших разрядов, Знак порядка результата определяется weментом ИСКЛЮЧАЮЩЕЕ ИЛИ 14 и подается на выход 27 знака порядка результата устройства.

Ло значению Я, содержащемуся в младших разрядах сумматора 20, из блока 2) памяти (экспоненты) выбирается значение экс1171788 поненты ехр А и поступает на первые входы сдвигателя 22, а на другие его входы подается значение, 8 из старших разрядов сумматора 20. Сдвигатель 22 осуществляет сдвиг значения ехр вправо или влево в зависимости от знака 6 на число разрядов, равное числу Ь . Таким образом, на выходах сдвигателя 22 устанавливается целая часть ю в старших разрядах и дробная часть d"ы в младших ра: рядах. Значение d" î с выходов младших разрядов сдвигателя 22 поступает

»а информационные входы элементов И 17 и

18, а значение о с выходов старших разрядов — в счетчик 24.

При отрицательном порядке результата на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 устанавливается единичный сигнал, который открывает группу элементов И 17, подключая выходы младших разрядов сдвигателя 22 к входам блока 15 формирования дополнения.

В блоке 15 вычисляется дополнение 0=1 — d ы — дополнительный код значения (- " ) и через группу элементов ИЛИ 16 поступает на адресный вход блока 19 памяти (экспоненты), соответственно которому из блока 19 -выбирается значение экспоненты, т.е, манмантиссы п1 = ехр 0 результата, и подается на выходы 29 мантиссы результата устройства. В этом случае на вход "Сложение единицы" счетчика 24 сигнал не подается и его содержимое, т.е. порядок Р2=о результата, передается на выход 28 порядка результата устройства.

При положительном порядке результата на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 формируется нулевой сигнал, который через элемент. НЕ 23 открывает элементы И 18, подключая выходы младших разрядов сдвигателя

22 к адресному входу блока 19 памяти (экспоненты). Из блока 19 выбирается значение экспоненты, т.е. мантисса т - ехр 0 результата, и подается на выход 29 мантиссы результата устройства. Одновременно с этим сигнал с выхода элемента НЕ 23 поступает на вход

"Сложение единицы" счетчика 24, с его содержимым суммируется единица и результат, т.е. порядок Pg = Ld + 1,. подается на выходы 28 порядка результата устройства.

Мантисса а результата на выходе 29 мантиссы результата устройства всегда получается нормализованной н положительной.

1171788

Ю Ю1 72 Ц 74

Составитель А. Жижин

Техред С. Йовжнй Корректор М. Пожо

Редактор Л. Гратилло

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 4864/41 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5