Вычислительное устройство

 

. 1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО , содержащее два регистра, блок нормализации, блок определения окончания суммирования, блок контроля , блок коммутации и полусумматор , выход суммы которого соединен с цервым входом блока контроля и первым информационным входом первого регистра, второй информационный вход которого соединен с первым выходом блока коммутации, второй выход которого соединен с информационным входом второго регистра, выход которого соединен с входом первого слагаемого полусумматора, вход второго слагаемого которого соединен с выходом первого регистра и с первым входом блока нормализации, выход которого соединен с управляющим входом первого регистра, а второй вход - с управляющим входом установки режима работы в золотой 1-код системе счисления устройства и первым управ ляющим входом блока коммутации, пер ..вый информационный вход которого соединен с -выходом переносов полусумматора , входом блока определения окончания суммирования и вторым входом блока контроля, управляющий вход установки режима работы в двоичной системе счисления устройства соединен с вторым управляющим входом блока ко тмутации, отличающеес я тем, что, с целью расширения функциональных возможностей за счет выполнения дополнительной операции арифметического сдвига числа, представленного в золотой J-код системе счисления, в него введены триггер, элемент задержки и блок коррекции промежуточных результатов, информационный вход которого соединен с выходом первого регистра и вторым информационным входом блока коммуi тации, третий управляювщй вход которого соединен с управляющим вхо (Л дом кода направления и константы сдвига устройства и управляющим вхоС дом блока коррекции промежуточных а результатов, выход которого соединен с третьим информационным входом блока коммутации, четвертый управляющий вход которого соединен с прямым к выходом триггера и входом элемента задержки, выход которого соединен с Од входом сброса триггера, тактовый 09 вход которого соединен с управляюIS9 IS8 щим входом разрешения сдвига устройства , информацион1Шй вход которого соединен с шиной единичного потенциала , а инверсный выход - с пятым управляющим входом блока коммутации. 2. Устройство по п. 1, отличающееся тем, что блок коммутации содержит коммутатор, три группы элементов И, две группы элементов ИЛИ, элемент И, причем первый выход блока коммутации соединен с выходами элементов ИЛИ первой группы, первые входы которых соединены с выходом коммутатора, а вторые входы

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1176322 A (51)4 G 06 F 7/48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ЫЫ 111(1 1 „i! ë

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (54) (57). 1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее два регистра, блок нормализации, блок определения окончания суммирования, блок контроля, блок коммутации и полусумматор, выход суммы которого соединен с первым входом блока контроля и первым информационным входом первого регистра, второй информационный вход которого соединен с первым выходом блока коммутации, второй выход которого соединен с информационным входом второго регистра, выход которого соединен с входом первого слагаемого полусумматора, вход второго слагаемого которого соединен с выходом первого регистра и с первым входом блока нормализации, выход которого соединен с управляющим входом первого регистра, а второй вход - с управляющим входом установки режима работы в "золотой" I-код системе счисления устройства и первым управляющим входом блока коммутации, пер.вый информационный вход которого соединен с .выходом переносов полусумматора, входом блока определения окончания суммирования и вторым входом блока контроля, управляющий вход установки режима работы в двоичной

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЪ|ТИЙ (21) 3711947/24-24 (22) 16.03.84 (46) 30.08.85. Бюл. Nl 32 (72) В.В.Роздобара, И.А.Баранов и Г.В.Кремез (53) 681.325 (088.8) (56) Авторское свидетельство СССР

В 840891, кл. G 06 F 7/49, 1978.

Авторское свидетельство СССР

N- 559237, кл. G 06 F 7/50, 1976. системе счисления устройства соединен с вторым управляющим входом блока коммутации, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения дополнительной операции арифметического сдвига числа, представленного в "золотой Х-код системе счисления,в него введены триггер, элемент задержки и блок коррекции. промежуточных результатов, информа-. ционный вход которого соединен с выходом первого регистра и вторым информационным входом блока коммутации, третий управляющий вход ко- Pg торого соединен с управляющим входом кода направления и констаНты сдвига устройства и управлякнщим входом блока коррекции промекуточных результатов, выход которого соеди- Ц нен с третьим информационным входом блока коммутации, четвертый управляю щий вход которого соединен с прямым выходом триггера и входом элемента задержки, выход которого соединен с входом сброса триггера, тактовый вход которого соединен с управляющим входом разрешения сдвига устройства, информационный вход которого соединен с шиной единичного потенциала, а инверсный выход — с пятым управляющим входом блока коммутации.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок коммутации содержит коммутатор, три группы элементов И, две группы элементов ИЛИ, элемент И, причем первый выход блока коммутации соединен с выходами элементов ИЛИ первой группы, первые входы которых соединены с выходом коммутатора, а вторые входы—

1176322 с соответствующими выходами элементов И первой группы и первыми входами элементов ИЛИ второй группы, выходы которых соединены с вторым выходом блока коммутации, первый информационный вход которого соединен с первыми входами элементов И первой и второй групп, вторые входы которых соединены с пятым управляющим входом блока коммутации, первый управляющий вход которого соединен с третьими и первыми входами элементов И первой и третьей групп соответственно, вторые входы элементов И третьей группы соединены с третьим информационным входом блока коммутации, второй управляющий вход которого соединен с третьими входами элементов И

Изобретение относится к вычислительной технике, предназначено для выполнения операций сложения " вычитания и арифметического сдвига многоразрядных параллельных кодов и мо- жет быть использовано в специализированных процессорах с высокой до- . стоверностью обработки информации.

Целью изобретения является расширение функциональных возможностей устройства за счет выполнения дополнительной операции арифметического сдвига числа, представленного в зо" и лотой" 1-код системе счислений.

В ".золотой" 1-код системе счисления отрицательное число А представ- . ляется дополнительным кодом вида

А, д = 1-IA t. Тогда после сдвига на

Ik разрядов вправо должно быть (А ы„1 " .! 1А

При выполнении обычного немодифицированного сдвига А„ на k раэ" рядов вправо получим

A„oð = (1-I A i ) 4 „

- с

Значение А1 ф отличается от требуемого значения (А 4 )„, на

1 Д» величину (еф «ф ф х " 1- (A(8 - + 1А.1 с ; * 1-,Ю .,1

1 1 1 1

Следовательно, для получения правильного результата к коду, полувторой группы и первым входом элемента И, второй вход которого соединен с вторым информационным входом блока коммутации и третьими входами элементов И третьей группы, четвертые входы которых соединены с первым управляющим входом коммутатора и четвертым управляющим входом блока коммутации, третий управляющий вход которого соединен с вторым управляющим входом коммутатора, информационные входы которого соединены с вторым информационным входом блока коммутации и с выходом элемента И, выходы элементов И второй и третьей групп соединены с вторыми и третьими входами соответствующих элементов ИЛИ второй группы.

2 ченному после сдвига на Д разрядов вправо, надо прибавить величину х>.

При выполнении сдвига дополнительного кода на % разрядов влево полу5 чим

М

k fc k С вЂ” -1

А ю =(- ) I ) a - .

ДОП 1 1 11 -1 1.

Значение А„„g„отличается от тре3с буемого значения (А.Ы„)<» на величи1,(° ну %. х2 1 1ЯЫ (1 I I) +a%7 к!

fc

11 1 1

1S 1с

-1

+ г al (Следовательно, для получения правильного результата код, полученный после сдвига на К разрядов влево, надо скорректировать на величину x2 °

На фиг.1 представлена схема вычислительного устройства; на фиг.2,схема блока коммутации.

Вычислительное устройство (фиг.1) содержит управляющие входы 1 и 2 установки режима работы в "золотой"

7-код системе и двоичной системе счисления устройства, первый 3 и второй 4 регистры, блок 5 нормализации, полусумматор 6, блок 7 коммутации, блок 8 контроля, блок 9 опреде0.01

0.1

0.1001

О

1.0I

О!

0.01

О. 00

10

l .01

0.00

000

l.0l

00 I

1.0!

О!О

0.00

l 00

О. 00

0.01

1 01 з Il76 ления окончания суммирования, блок 10 коррекции промежуточных результатов, триггер.!1, элемент 12 задержки, управляющий вход 13 кода направления и константы сдвига устройства, уп- равляющий вход 14 разрешения сдвига устройства.

Блок 7 коммутации (фиг.2 ) содержит коммутатор 15, элемент И 16, три группы элементов И 17-19, две !О группы элементов ИЛИ 20 и 21.

Регистр 3 предназначен для хранения операнда сдвига и сложения, а также промежуточных сумм. Регистр 4предназначен для хранения операнда сложения и промежуточных переносов.

Блок 5 нормализации предназначен для приведения кода в регистре 3 к нормальной форме, т.е. отсутствию двух рядом стоящих в коде единиц, и имеет разрядность, равную. разрядности регистра 3 минус !. В I-м .разряде блока 5 реализуется функция F yc-. !! тановки в единицу i-ro разряда регистра 3 Ь

FH (а; „а; Ча„О „а,.„ча а,: ))Ь,„1, va ° bxl

322 4 где а — значение i-го разряда реI гистра 3.

Блок 9 определения окончания суммирования предназначен для определения момента окончания сложения промежуточных сумм с промежуточными переносами по нулевому значению проме. жуточных переносов и реализует функ Мк и

Fo = Л d1 ! с

Триггер 11 и элемент 12 задержки предназначены для формирования управляющего импульса сдвига требуемой длительности. Блок 10 коррекции промежуточных результатов предназначен для хранения и выдачи корректирующих членов, используемых для получения правильного результата сдвига дополнительных "золотых" 1-кодов.

Направление сдвига кодируется следующим образом: Π— сдвиг вправо, 1 †. сдвиг влево, константа сдвига

ЦЬ k. разрядов )- в двоичной систе2 ме счисления .

Бид корректирующего члена -в зависимости от входных сигналов блока 10 представлен в таблице (для fc = 3 ).

1176322

Устройство работает следующим образом

При работе с числами, представленными "золотыми" 1-кодами, устанавли- 5 вается потенциал на управляющей шине 1. Триггер 11 находится в нулевом состоянии, на его инверсном выхо". де 17 - единичный сигнал. Блок 7 коммутации настраивается таким обра" lp зом, что выход переноса полусумматора б подключается через группу элементов И 18 и группу элементов ИЛИ.21 со сдвигом на 2 разряда вправо к входу регистра 4 и через группу элементов ИЛИ 20 со сдвигом на 1 раз" ряд влево — к входу регистра 3.

Одноименные разряды "золотых"

1-кодов складываются по следующим правилам:

0+ 0--0

О+ 1 = 1

1+0=1

1+0=1

1+ = 1001.

Так как "золотые" t.-коды слагае" мых представлены в нормальной форме, то енидипу переноса с i-ro выхода переносов полусумматора 6 можно сразу же поместить в (i+1)-й разряд . регистра 3 и в (1-2) -й разряд регистра 4. В регистр 3 также записывается код промежуточной суммы с выхода суммы полусумматора. Затем код, находящийся в регистре Э, приводится к нормальной форме с помощью

35 блока 5 нормализации. Сложение промежуточных сумм с промежуточными переносами продолжается до тех пор, пока все промежуточные. переносы не

40 станут равны О, что определяется блоком 9.

Процесс сложения "золотых" I-кодов контролируется блоком 8.

Если необходимо выполнить опера° цию арифметического сдвига кода, на45 ходящегося в регистре 3, на управляющий вход 14 поступает импульс сдвига, на вход 13 — код направления сдвига и код константы сдвига к.

Триггер 11 переходит в единичное состояние. Если в регистре Э нахо" дится дополнительный "золотой".

2-код, то выход блока 10 коррекции через группу элементов И 17 и группу элементов ИЛИ 21 коммутируется с входом регистра 4, куда записывается корректирующий член.

Сигналом с прямого выхода триггера ll открывается коммутатор 15 и выполняется сдвиг содержимого регистра 3 на величину, определяемую кодом на входе 13. Сигнал с выхода элемента И !6 поступает в освободившиеся после сдвига вправо старшие 1 разрядов регистра 3. При сдвиге дополнительного "золотого" 1-кода выполняется немодифицированный сдвиг, т.е. в старшие разряды регистры 3 записываются нули, а при сдвиге обычного двоичного кода — модифицированный сдвиг.

Через интервал времени, достаточный для сдвига содержимого регистра.Э и записи корректирующего члена в регистр 4, сигнал с выхода триггера 11 поступает через элемент задержки íà R -вход триггера 11 и последний обнуляется. Далее выполняется сложение содержимого регистра 3 с корректирующим членом, находящимся в регистре 4, описанным выше способом.

При работе в двоичной классической системе счисления, подается сигнал на управляющую шину 2, выход переноса полусумматора подключается к входу регистра 4 со сдвигом на l разряд влево, отключается блок 5 нормализации, блокируется выход блока 10 кор.рекции, сложение и сдвиг двоичных кодов выполняются по известным алгоритмам.

II76322

1176322

Составитель Е.Захарченко

Техред:С.Мигунова, Корректор А.Тяско

Редактор И.Рыбченко

Филиал НПП "Патент.", г. Ужгород, ул. Проектная, 4

Заказ 5362/48 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5