Асинхронный регистр сдвига
АСИНХРОННЫЙ РЕГИСТР СДВИГА, содержащий ячейки памяти, каждая из которых состоит из четырех элементов И-НЕ, причем выходы первого и второго элементов И-НЕ каждой ячейки памяти соединены перекрестными связями с первыми входами данных элементов а выход третьего элемента И-НЕ - с первым входом четвертого элемента И-НЕ, выходы первого и второго элементов И-НЕ каждой ячейки памяти, кроме последней, соединены с первым и вторым входами третьего элемента И-НЕ данной ячейки памяти и с вторыми входами первого и второго элементов И-НЕ последующей ячейки памяти, а выход четвертого элемента И-НЕ - с третьим входом третьего элемента И-НЕ последующей ячейки памяти, отличающийся тем, что, с целью повышения быстродействия регистра, выходы первого и второго элементов И-ПЕ каждой ячейки памяти, кроме первой и последней, соединены с вторым и третьим входами четвертого элемента И-НЕ последующей ячейки памяти и с четвертым и пятым входами третьего элемента И-НЕ предыдущей - ,-..,, I ячейки памяти, выход третьего элемента И-НЕ данной ячейки соединен с третьими входами первого и второго элементов И-НЕ последующей ячейки памяти и с четвертым входом четвертого элемента И-НЕ предьщущей ячейки памяти, выход четвертого элемента И-НЕ соединен с четвертыми входами первого и второго элементов И-НЕ данной ячейки памяти и с пятыми входами первого и второго элементов И-НЕ предыдущей ячейки памяти, вторые входы первого и второго элементов И-НЕ первой ячейки памяти являются информационными входами регистра, а выходы этих элементов соединены с вторым и третьим (Л входами четвертого элемента И-НЕ второй ячейки памяти, выход третьего элемента И-НЕ первой ячейки памяти соединен с третьими входами первого и второго элементов И-НЕ второй ячейки , а выход четвертого элемента И-НЕ первой ячейки памяти является управляющим выходом регистра, выходы первого 00 и второго элементов И-НЕ последней 4 ячейки памяти соединены с четвертым и пятым входами третьего элемента И-НЕ предпоследней ячейки и являю ются информационными выходами регистра , выход третьего элемента И-НЕ , следней ячейки памяти соединен с третьими входами первого и второго элементов И-НЕ предпоследней ячейки памяти, ,а второй вход этого элемента является управляющим входом регистра, выход четвертого элемента И-НЕ последней ячейки памяти соединен с четвертыми входамипервого ивторого элементов И-НЕданной ячейкипамяти ис пя , тыми входами первого ивторого элемен-г тов И-НЕпредпоследней ячейкипамяти.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН (5!)4 С 11 С 19/00
ОПИСАНИЕ ИЗОБРЕТЕНИ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Ю
Г
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3735078/24-24 (22) 14.03.84 (46) 07.10.85. Бюл. ¹ 37 (72) Б.С. Цирлин (71) Институт социально-экономических проблем АН СССР (53) 681.327.66(088.8) (56) Авторское свидетельство СССР
¹- 374663, > С, 11 С 19/00, 1973. .Авторское свидетельство СССР
¹ 72816 1, кл. G 11 С 19/00, 1980. (54) (57) АСИНХРОННЫЙ РЕГИСТР СДВИГА, содержащий ячейки памяти, каждая из которых состоит из четырех элементов
И-НЕ, причем выходы первого и второго элементов И-НЕ каждой ячейки памяти соединены перекрестными связями с первыми входами данных элементов, а выход третьего элемента И-НŠ— с первым входом четвертого элемента
И-НЕ, выходы первого и второго элементов И-НЕ каждой ячейки памяти, кроме последней, соединены с первым и вторым входами третьего элемента И-НЕ данной ячейки памяти и с вторыми входами первого и второго элементов И-НЕ последующей ячейки памяти, а выход четвертого элемента
И-НŠ— с третьим входом третьего элемента И-НЕ послецующей ячейки памяти, о т л и ч а ю щ и.й с я тем, что, с целью повышения быстродействия регистра, выходы первого и второго элементов И-EIE каждой ячейки памяти, кроме первой и последней, соединены с вторым и третьим входами четвертого элемента И-НЕ последующей ячейки памяти и с четвертым и пятым входами третьего элемента И-НЕ предыдущей
„„SU„„1184012 А ячейки памяти, выход третьего элемента И-HE данной ячейки соединен с третьими входами первого и второго элементов И-НЕ последующей ячейки памяти и с четвертым входом четвертого элемента
И-НЕ предыдущей ячейки памяти, выход четвертого элемента И-НЕ соединен с четвертыми входами первого и второго элементов И-НЕ данной ячейки памяти и с пятыми входами первого и вто рого элементов И-НЕ предыдущей ячейки памяти, вторые входы первого и второго элементов И-НЕ первой ячейки памяти являются информационными входами регистра а выходы этих элеменУ
Я тов соединены с вторым и третьим входами четвертого элемента И-НЕ второй ячейки памяти, выход третьего элемента И-НЕ первой ячейки памяти соединен с третьими входами первого и второго элементов И-НЕ второй ячейки, а выход четвертого элемента И-НЕ первой ячейки памяти является управляющим выходом регистра, выходы первого и второго элементов И-НЕ последней д ячейки памяти соединены с четвертым > и пятым входами третьего элемента
lac@
И-HF. предпоследней ячейки и являются информационными выходами регистра, выход третьего элемента И-НЕ по следней ячейки памяти соединен с тре тьими входами первого и второго элементов И-НЕ предпоследней ячейки памяти,,а второй вход этого элемента является управляющим входом регистра, выход четвертого элемента И-НЕ последней ячейки памяти соединен с четвертыми входамипервого ивторого элементов И-НЕданной ячейкипамяти ис пя.тыми входамипервого ивторого элемен-. тов И-НЕпредпоследней ячейкипамяти.
1 I 8 >012! р»зультате прс>1(сход>ит заь < 1!()>0)х.лции Е! первую ячейку 1
;: Р i i!i .! Рл »1>13:>том нл ньlхоц» ОД!!ОГО
::.»ме! т(в 2 или 3 первой ячейки 1
; оя!<ля»тся э((л;е«ие О, а затем
1:;l 13<1,>ХО-Г (e OJ! (! МЕНТа < — 3 Е<ач»!ЕИР
< <
), 113.! ко !!Осле этого происходит
:.-р(и(ь .!ОГ(разряда сцвигаемого ! :;, !i <.-. "(;1, ((<(1, !(> ячеик; 1 ре I HcTра, . i i,! (. > f(;! !!: 31:<ХОЦ» Оп«ОГО ИЗ
5ц
)) <амбр! Т»ние nòkioс и1(.я к автоматике
< : : (.. i E < Ei 1>11 Т» Х! I I l К (!, !
1:306рете(п!я — riо(зьш(»ни» быi йс! .<Ня )3»l ИОT е
)<:!! . !Пн<(0 (,О!!I! C::e Icl >!РЕЦЛЛ вЂ” 5
:,;: ., (»el истрл „нл фпг. 2 — времен„:аi",>»ì;!л ei О рлботы.
:." . . .>(. .)>О!11!! !Й Р»1 1 1 с P сеl k>иГл с ОД»Р
::, (>l:!> I пл ISI I ki > клж1)ля из I(0To
:(1 : т первый 2, второй 3, ". ретий 10 .!<О(> 1.(,(11 о э;!»Менты ))-))Е.
"> ....,.<м >ле:(e!!то!3 2 11 3 после днеЙ . . !(: I!: . : ".. Iлэ 11 являютc SI 1111формаци 01!не>!
,.::::. л.(и б и 7 регистра, а первый э.(». ieki T
11 р»гистрл. . о . . i 101! !!! !й р е 1 и »тр с! Е!31! Гл )1< àá0
, Р ; I >it!i l м 0 (> р а 3 о 1 1, )ус э !3 и»хо;Iпом сОс" Оя«11« l!il ", (>". (л!(И>! !<о вс»х я !»иклх 1 плмяти ре- !!ii !-рл стертл, т.». «л выходах эле>,i i ; . !! .):>Тих 11
), !!;l 13! !3(ОЦ(> Х ИХ ЭЛЕМЕЕ! ТОЕ!
I< <« (! < ° Л !<ЫХ(»jH X Э)ЕЕM»H л .;же -II«
«
11 !!Ис I, «л. уирл1<ляющем входе р» i ll(.трл i! От!3»т нл отсутствие
: I!.) (;, » !111(Н;1, » 1 0 <<«Е>О>ЕМ<3 «НО<11>Е, > :::;, ".Ох б; 7 Ессостоя llie "11" этих
i«.:.011; !3) . л источник информации и»
, (1 > f! .". Н i i I!3: (Т И«()>ОР(! 111>II<0 IIG EI!I(j>OP
: !>11<>! >!! !х !<хо>(лх 9 и 10 регистра, т. ». Гохрл« l»1,".ocòokI«l,"å 00 этих
1» l ! <:, 0 Ц 0 I!
)(о: ко.".ьку «л упр" вляе(>11)ем выходе ) и(г,-(с тр 1 г исхо;!«ом rостоянии име>f <>:л "(!Iи». I источник ие!форма ,:1 . (1 i fi!
) л .1»1:(сцн)!> лемого ко,-(а, т,е, устл(.,Отоя«11» 10" или 01 этих ее элементов 2 или 3 значения "0" и последующая установка на выходе ее элемента 4 значения "1".
Последнее приводит к тому, что
«л «ыходе элемента 5 первой ячейки 1 регистра (на его управляющ<ем выходе
11) появляется значение "0", получив которое источник информации устанавливает на информационных входах 9 и
10 регис1ра состояние 00, чем вызы вает стирание информации в первой ячейке 1 регистра, В результате на е>ыходах элементов 2 и 3 первой ячейки 1 регистра появится значение "1".
Одновременно с этим очередной разряд сдвигаемого кода переписывается из второй ячейки 1 регистра в еЕо третью Е,в нашем случае последню!о) ячейку 1. Этот процесс, аналогично рассмотренному выше, включает в себя установку значения "0" на вы ходе одного из элементов 2 или 3 третьей ячейки 1 и далее (поскольку эта ячейка 1 последняя) после получе ния приемником информации очередного разряда сдвигаемого кода с информационных выходов 6 и 7 регистра и установки на управляющем входе 8 регистра значения "0", появление значения "1" на выходе элемента 4 этой ячейки 1.
Если к этому моменту в первой ячейке 1 информация уже стерта, то запись информации в третью ячейку регистра вызывает появление зна.Зееп(я "0" на выходе элемента 5 второй ячейки 1 регистра и послецующее стирание в ней информации, т,е ° уста
EIoE3I y значения "1" на выходе ее элем»Итог, 2 и 3. В результате этого на выхоце элемента 4 первой ячейки 1 регистра появляется значение 0", а злт»м на выходе ее элемента 5 зпа ie«lie I, которое, поступая на упра>33!Яющий выход 1 1 регистра, свиц»т»льствует о готовности последнего к приему следующего разряда сдви
Гаемого кода.
Одноезременно с этим на выходе элемента э третьей Е, е!ОСЕ(едней) ячейки 1 регистра появляется значени»
"0", л злт»м на выходе ее элементов
2 и 3 — значение "1", т,е. в этой ячейке происходит стирание информации и на информлциониых выходах б и
7 регистра ус TàliàâjièE!ается состояние "11", После этогс> нл выходе элемента 4 второй ячейки 1 регистра, 1184012 появляется значение "0", на выходе ее элемента 5 — значение "1", в результате чего в первую ячейку 1 регистра разрешается запись информации с его информационных входов 9и 10.5
Одновременно с этим приемник информации в ответ на установку состояния "11" на информационных выходах 6 и 7 регистра выставляет значение "1" на его управляющем входе
8, и на выходе элемента 4 последней ячейки 1 регистра появляется значе-. ние "0", а затем на выходе ее элемента 5 — значение "1", т.е. регистр снова оказывается в исходном 15 состоянии.
Если же источник информации установит на информационных входах 9 и
10 регистра состояние "10" или "01", в соответствии со значением следующе- 20 го разряда сдвигаемого кода, сразу же по получении значения "1" с управляющего выхода 11 регистра, то регистр переходит в состояние отличное от исходного, которое циклически по- 25 вторяется с каждой новой записью и считыванием разрядов сдвигаемого кода в регистре.
Из приведенного описания функционирования регистра видно, что перепись информации из (i-1)-й ячейки
1 в i-ю происходит, когда в (i +1)-й ячейке i информация стерта, а стирание информации в -й ячейке 1 происходит после ее переписи в (+1)-ю ячейку 1, если при этом в (i -1)-й ячейке 1 информация уже стерта. В процессе записи и последующего стирания информации в ячейке все ее элементы переключаются последовательно.
Функционирование предлагаемого асинхронного регистра сдвига осуществляется достоверно при любых величинах задержек его элементов.
На временной диаграмме фиг. 2 работы регистра одно деление на оси времени соответствует задержке элемента И-НЕ, задержки всех элементов предполагаются равными. Иэ диаграммы видно, что быстродействие регистра, определяемое временем между записью (считыванием) соседних разрядов сдвигаемого кода, составляет
12 и не зависит от числа ячеек памяти регистра.
1184012 ч
/ j na*g
4 у в.»го»лу
Составитель А. Дерюгин
Техред С.Мигунова Корректор А. Зимокосов
Редактор H. Иванова
Финнаir IIIIII Патент", r. Ужгород, ул. Проектная, наказ б275/51 Тираж 583 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д, 4/5
