Устройство для ввода-вывода информации

 

УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ, содержащее двунаправленный параллельный регистр, информационные входы-выходы первой и второй групп которого являются соответственHq информационными входами-выходами первой и второй групп устройства. входы разрешения записи и чтения являются соответственно входами Запись в память и Чтение из памяти устройства, вход выбора кристалла является адресным входом устройства, отлич ающееся тем, что, с целью повьппения быстродействия устройства, оно содержит однонаправленный параллельньй регистр, информационные входы которого являются адресными входами группы устройства, вход выбора кристалла объединен с входом выбора кристалла двунаправленного параллельного регистра, и элемент ИЛИ, выход которого подклюi чен к входу разрешения записи однона (Л правленного параллельного регистра, выходы которого являются адресными выходами устройства, входы элемента ИЛИ объединены с входами разрешения записи и.чтения двунаправленного параллельного регистра. со со со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (584 G 06 F 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (.21) 3689257/24-24 (22) 13.01.84 (46) 15.11..85. .Бюл. .Ф 42 (71) Институт электродинамики

АН УССР (72) А.К.Шидловский, В.Б.Павлов, В.М.Скиданов, А.В.Денисенко и В.Н.Литвиненко (53 ) 681.327(088.8 ) (56) Клингман Э. Проектирование микропроцессорных систем. — M.: Мир, 1980.

Коффрон Дж. Технические средства микропроцессорных систем: Практический курс. — М.: Мир, 1983. (54)(57) УСТРОЙСТВО ДПЯ ВВОДА-ВЫВОДА

ИНФОРМАЦИИ, содержащее двунаправленный параллельный регистр, информационные входы-выходы первой и второй групп которого являются соответственнс1 информационными входами-выходами первой и второй групп устройства, „„Я0„„1191913 A входы разрешения записи и чтения и являются соответственно входами Запись в память" и "Чтение из памяти" устройства, вход выбора кристалла является адресным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит однонаправленный параллельный регистр, информационные входы которого являются адресными входами группы устройства, вход выбора кристалла объединен с входом выбора кристалла двунаправленного параллельного регистра, и элемент ИЛИ, выход которого подключен к входу разрешения записи однонаправленного параллельного регистра, выходы которого являются адресными выходами устройства, входы элемента ИЛИ объединены с входами разрешения записи и чтения двунаправленного параллельного регистра.

913

Составитель В.Верховский

Редактор М.Дылын Техред О.Неце Корректор М.Демчик

Заказ 7164/46 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Н-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная,4

1 1191

Изобретение относится к вычислительной технике в частности к систе- мам ввода-вывода информации в ЦВМ, и может быть использовано преимущественно в управляющих ЦВМ и микро-ЭВМ S реального времени, которым требуется большая производительность вывода информации.

Цель изобретения — повышение быстродействия устройства и расширение его функциональных возможностей за счет использования шины адреса процессорной системы в качестве канала вывода информации.

На.чертеже представлена схема устройства. для ввода-вывода информации.

Устройство содержит двунаправленный параллельный регистр 1, информационные входы-выходы которого, >0 являющиеся информационными входамивыходами первой группы устройства, подключаются к шине 2 данных процессорной системы 3, а информационные входы-выходы второй группы, являющиеся информационными входами-выходами второй группы устройства, служат для обмена информацией с внешними устройствами. Входы разрешения записи ч чтения регистра 1, являю- 30 щиеся входами "Запись в память" 4 и

"Чтение из памяти" 5 устройства, подключаются к соответствующим линиям управления процессорной системы, а также соединены с входами элемента ИЛИ 6, выход которого подключен к входу записи однонаправленного параллельного регистра 7. Информационные входы этого регистра, являющиеся входами адреснойгруппы устройства,под- 40 ключаются кшине 8адреса процессорной< системы 3, кроме одного разряда 9, а информационные выходы, являющиеся выходами адресной группы устройства, служат ддя вывода информации во внеш- 45 нее устройство. Входы выбора кристал.

1 ла регистров 1 и 7 объединены и подключены к свободному адресному разряду 9.

В режиме вывода информации ЦП процессорной системы 3 выполняет операцию записи данных в запоминающее устройство, адрес ячейки которого определяется значением и-1 разрядов выводимой информации по адресной шине 8 и единичным значением свободного ад ресного разряда 9 (n — разрядность шины адреса процессорной системы 3), который подключает к шине 8 адреса и п-разрядной шине 2 данных регистры 7 и 1 соответственно, а также внут. ри процессорной системы 3 отключает от шины 2 данных все подключенные к ней устройства, кроме ЦП. При этом активизируется линия управления процессорной системы "Запись в память"

4, в которой формируется сигнал записи поступающей информации в регистр

1 и с помощью элемента ИЛИ 6 в регистр 7. В результате одновременно на выходах регистра 1 появляется

m бит, а на выходах регистра 7— и-1 бит информации. Следовательно производительность вывода информации увеличивается в (m+n-1)/п раз по сравнению с известным устройством, чем и достигается повышение быстродействия устройства.

В режиме ввода-вывода ЦП выполняет операцию чтения данных из запоминающего устройства с такой же адресацией, как и в режиме вывода.

При этом активизируется линия управления процессорной системы "Чтение из памяти" 5, в которой формируется сигнал чтения данных из регистра 1 и с помощью элемента ИЛИ 6 сигнал записи поступающей информации в регистр 7. В результате одновременно на выходах регистра 7 появляется и-1 бит, а на шину 2 данных поступает m бит информации.