Резервированное запоминающее устройство

 

РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее рабочие блоки памяти и резервный блок памя- . ти, выходы которого соединены с входами одной из групп блока суммирования j- выходы которого соединены с входами одной из групп коммутаторов, входы других групп которых соединены с выходами соответствующих рабочих блоков памяти и входами блоков контроля , входы которых соединены с управ-ляющими входами соответствукощх коммутаторов, выходы которых являются информационными выходами устройства , отличающееся тем, что, с целью повышения достоверности считываемой информации, в него введены группы элементов И и блок формирования сигналов неисправности, выход которого является управляющим выходом устройства, а входы соединены с вькодами блока суммирования, другие входы групп которого соединены с выходами соответствующих групп элементов И, одни из входов которых I соединены с выходами соответствующих (Л блоков контроля, а другие входы соединены с соответствукнцики выходами соответствующих рабочих блоков памяти .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

my 4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 .

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3384910/24-24 (22) 21.01.82 (46) 30.11.85. Бюл. У 44 (72) Г.В. Дворецкий, В.А. Шастин и В.П. Петровский (53) 681.327.66(088.8) (56) Авторское свидетельство СССР

В 591966, кл. G 11 С 29/00, 1976.

Авторское свидетельство СССР

Р 936034, кл. С 11 С 29/00, 1980. (54)(57) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее рабочие блоки памяти и резервный блок памя- . ти, выходы которого соединены с входами одной из групп блока суммирования, выходы которого соединены с входами одной из групп коммутаторов, входы других групп которых соединены с выходами соответствующих рабочих блоков памяти и входами блоков конт„„Я0„„1195391 А роля, входы которых соединены с управ-. ляющими входами соответствукицих коммутаторов, выходы которых являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности считываемой информации, в него введены группы элементов И и блок формирования сигналов неисправности, выход которого является управляющим выходом устройства, а входы соединены с выходами блока суммирования, другие входы групп которого соединены с выходами соответствующих групп элементов И, одни из входов которых соединены с выходами соответствующих блоков контроля, а другие входы соединены с соответствующими выходами соответствующих рабочих блоков памяти.

1195391

Изобретение относится к вычислительной технике,а именно к резерви. рованным запомйнающим устройствам.

Целью изобретения является повыше- ° ние достоверности считывания информации.

На чертеже представлена структурная схема предлагаемого устройства, Устройство содержит и рабочих

1-3 и резервный 4 блоки памяти, схемы 5-7 контроля (например, по нечетности) рабочих блоков памяти, группы

8-10. схем И коммутаторы 11-13, группы 14 — 16 выходных схем И (количество схем И в группе равно количеству разрядов в ячейке блока памяти), вспомогательный блок

17 суммирования с соответствующим информационным входом (необходимым для формирования в процессе основной работы информации резервного блока па-. мяти при реализации функции ОЗУ), .блок 18 суммирования, блок 19 формировалия сигнала неисправности и гене,ратор 20 тактовых импульсов. Блоки

17 и 13 суммировау>ия выполнены на элементах HCKJIIO×ÀIOÙÅE. ИЛИ.

Резервированное запонимающее устройство работает следующим образом, Обращение при записи и считывании производится одновременно к и рабочим 1-3 и резервному 4 блокам памяти, В режиме записи в рабочие блоки

1-3.памяти записываются соответствующие группы разрядов информации, одновременно в резервный блок 4 памяти с выхода вспомогательного блока 17 суммирования записывается резервная информация, равная пораз- . рядной сумме по модулю два информа ции, записанной в соответствующих ячейках рабочих блоков 1-3 памяти.

В режиме считывания информация из рабочих блоков 1-3 памяти поступает на входы соответствующих схем

5-7 контроля, входы соответствующих групп 8-10 схем И и при отсутствии выявленных схемами 5-7 контроля ошибок через соответствующие коммутаторы 11-13 и группы 14-16 выходных схем И по сигналу разрешения с выхода генератора 20 тактовых им,пульсов на входы устройства.

Одновременно информация, считанная из рабочих блоков 1-3 памяти, через соответствующие группы 8-10 схем И поступает на соответствующие и групп входов блока 18 суммирования, а информация, считанная из резервного блока 4 памяти, подается на (и+1)-ю группу входов блока 18 суммирования. Поразрядная сумма по модулю два информации одноименных разрядов с (и+1) групп входов блока

18 суммирования поступает на другие входы коммутаторов 11-13 .и на входы блока 19 формирования сигнала неис15. правности устройства.

Так, при и=3, если на первую группу входов блока 18 сумлжрования поступает информация 0001, на вто-. руго группу входов — 0010, на третью группу — 1101, а с выходов резервного блока 4 памяти на четвертую группу входов блока 18 суммирования поступает информация 1110, равная поразрядной сумме по модулю два информации одноименных разрядов трех первых групп входов, блока 19 формирования сигнала неисправности с выходов блока 18 суммирования поступает информация, равная 0000, З0 В случае неисправности одного из рабочих блоков 1-3 памяти, обнаруженной соответствующей схемой

5-7 контроля, по сигналу схемы контроля происходит переключение соответ35

>ствующего .коммутатора 11-13 и запрещается прохождение информации неисправного блока памяти через соответствующую группу 8-10 схем И на блок

18 суммирования. На выходе блока суммирования в этом случае восстанавлйвается информация неисправного блока памяти, которая поступает на выход устройства через соответствующий коммутатор 11-13 и группу

14-16 выходных схем И.

В этом случае информация с выхода блока 19 формирования сигнала неисправности по сигналу, снимаемому с внешнего выхода соответствующей схемы 5-7 контроля (внешние выходы схем 5-7 контроля не показаны), принимакпцим устройством не анализируется.

Информация, считанная из запоми-. накяцего устройства, является достоверной.

1195391

Составитель Г. Бородин ,Редактор А. Лежнина Техред С.Мигунова - Корректор Г. Решетник

Заказ 8121 . Тираж 583 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 ° Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх