Устройство задержки импульсов

 

УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ , содержащее генератор тактовых имцульсов, выход которого соединен со счетным входом первого счетчика первый и второй регистры, сумматор, первый элемент сравнения, первый информационный вход которого соединен с информационным выходом первого .Счетчика, второй счетчик, второй элемент сравнения, элемент И, о т - личающееся тем, что, с целью расширения функциональных возможностей за счет сохранения длительностей входных импульсов и пауз и за счет обеспечения работы в условиях отсутствия синхронизации входных импульсов тактовЬ1ми импульсами , устройства, а также сокращения объема оборудования, в него введены формирователь импульсов, триггер , блок памяти и третий счетчик, причем выход генератора тактовых импульсов соединен с входом синхронизации триггера и первым входом элемента И, информационный вход первого регистра соединен с выходом первого счетчика, вход синхронизации - с выходом элемента И, а выход - с первым входом сумматора, вход устройства соединен с входом формирователя импульсов, выход которого соединен с D-входом триггера, второй вход элемента И соединен с инверсным выходом триггера, входом разрешения записи блока памяти и счетным входом второго, счетчика, выход второго регистра соединен с (Л вторым входом сумматора, вход адреса записи блока памяти соединен с: с информационным выходом второго счетчика и первый входом второго элемента сравнения, вход адреса чтения - с информационным выходом третьего счетчика и вторым входом ;о ел второго элемента сравнения, информационный вход - с выходом сумматора 4ib выход - с вторым входом первого 00 элемента сравнения, вход разрешения сравнения которого соединен с выхоел дом второго элемента сравнения, а выход - со счетным входом третьего счетчика, выход младшего разряда которого является выходом устройства.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (594 НОЗ К5 3

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н «BTOPCNONIV «ВЩ«ТЮЪСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ ОССР

IlO ДЕЛАМ ИЗОБРЕТЕНИ И ОТНРЫТИЙ (21) 3707244/24-21 (22) 06.03.84 (46) 30.t1.85. Бюл. Ф 44 (71) Минский радиотехнический институт (72) А.С.Кобайло, А.Г.Якубенко, Л.И.Еловских и С.Ф.Костюк (53) 621. 374 (088. 8) (56) Авторское свидетельство СССР

Ф 756619, кл. Н 03 К 5/13, 1980.

Авторское свидетельство СССР

Р 524312, кл. Н 03 К 5/13, 1976. (54) (57) УСТРОЙСТВО ЗАЦЕРЖКЙ ИМПУЛЬСОВ, содержащее генератор тактовых имцульсов, выход которого соединен со счетным входом первого счетчика,. первый и второй регистры, сумматор, первый элемент сравнения, первый информационный вход которого соединен с информационным выходом первого счетчика, второй счетчик, второй элемент сравнения, элемент И, о т— л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет сохранения длительностей входных импульсов и пауз и за счет обеспечения работы в условиях. отсутствия синхронизации входных импульсов тактовыми импульсами

; устройства, а также сокращения объема оборудования, в него введены формирователь импульсов, триг„„SU„„1195435 A гер, блок памяти и третий счетчик, причем выход генератора тактовых импульсов соединен с входом синхронизации триггера и первым входом элемента И, информационный вход первого регистра соединен с выходом первого счетчика, вход синхронизации — с выходом элемента И, а выход — с первым входом сумматора, вход устройства соединен с входом формирователя импульсов, выход кото. рого соединен с D-входом триггера, второй вход элемента И соединен с инверсным выходом триггера, входом разрешения записи блока памяти и счетным входом второго счетчика, выход второго регистра соединен с вторым входом сумматора, вход адреса записи блока памяти соединен с информационным выходом второго счетчика и первыМ входом второго элемента сравнения, вход адреса чтения — с информационным выходом третьего счетчика и вторым входом второго элемента сравнения, информационный вход — с выходом сумматора выход — с вторым входом первого элемента сравнения, вход -разрешения сравнения которого соединен с выхо.дом второго элемента сравнения, а выход — со счетным входом третьего счетчика, выход младшего разряда которого является выходом устройства.

1195435

Изобретение относится к вычислительной технике, а именно к устройствам для получения управляемой в широких пределах задержки импульсов при сохранении их параметров.

Цель изобретения — расширение функциональных воэможностей путем сохранения длительностей входных импульсов и пауз и за счет обеспечения работы в условиях отсутствия синхронизации входных импульсов тактовыми импульсами устройства, а также сокращение объема оборудования, На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит генератор 1 импульсов, первый счетчик 2, первый

3 и второй 4 регистры, сумматор 5, первый элемент 6 сравнения, второй счетчик 7, второй элемент 8 сравнения, элемент И 9, формирователь 10 импульсов, триггер 11, блок 12 памяти и третий счетчик 13. Выход гене-,- ратора 1 импульсов. соединен с входом первого счетчика 2, первым входом триггера 1 1 и первым входом элемента

И 9. Выход первого счетчика 2 соединен с входом первого регистра 3 и первым входом первого элемента 6 сравнения. Второй вход первого ре" гистра 3 подключен к выходу элемента И 9, выход — к первому входу сумматора 5, второй вход которого соединен с выходом второго регистра 4,а выход — с вторым входом блока 12 памяти. Вход устройства подключен к входу формирователя 10 импульсов, выход которого соединен с вторым входом триггера 11. Выход триггера

11 соединен с первым входом блока

12 памяти, входом второго счетчика

7 и вторым входом элемента И 9. Первый вход второго элемента 8 сравнения подключен к выходу второго счетчика 7 и третьему входу блока

12 памяти, второй вход — к первому выходу второго счетчика 13 и четвертому входу блока 12 памяти, выход— к третьему входу первого элемента

6 сравнения, второй вход которого соединен с выходом блока 12 памяти, а выход — с входом третьего счетчика 13, второй выход которого является выходом устройства.

Генератор 1 импульсов формирует последовательность тактовых импульсов и может быть построен на микросхеме 155АГ1.

1О

Первый 2, второй 7 и третий 13 счетчики по каждому из импульсов, поступающих на их входы, увеличивают . свое состояние на единицу и могут строится на микросхемах 155 ИЕ7.

Первый вход первого регистра 3 информационный, второй — вход синхронизации занесенИя, выходы первого 3 и второго 4 регистров — информационные. В качестве регистров

3 и 4 можно использовать микросхе-. мы 155 ТМВ.

Сумматор 5 комбинационного типа, его входы и выход — информационные.

В качестве сумматора 5 можно использовать микросхему 155 ИМЗ.

Первый элемент б сравнения формирует на своем выходе импульс при равенстве кодов на его первом и втором входах и при наличии сигнала разрешения сравнения на его третьем входе ° Второй элемент 8 сравнения формирует на своем выходе сигнал разрешения сравнения для первой схемы 8 сравнения, если удовлетворяется условие А> А, где А> и А„,. — коды, поступающйе соответственно на его первый и второй входы (коды адресов записи и чтения блока 12 памяти). Для построения элементов сравнения можно использовать микросхему 531СА1, при этом выходной сигнал равенства второго элемента 8 сравнения необходимо проинвертировать.

Формирователь 10 импульсов по переднему и заднему фронтам входного импульса формирует короткие импульсы, длительность которых определяется суммой времени суммирования в сумматоре 5 и времени записи и в блок 12 памяти. В качестве формирователя 10 можно использовать два элемента микросхемы 155АГЗ, из которых один формирует импульс по переднему фронту входного импульса, второй — по заднему, выходы обоих формирователей объединены через элемент ИЛИ (например, 155ЛЛ1).

В качестве элемента И 9 можно использовать микросхему 155ЛАЗ.

Триггер 11 — D типа, например, 155ТМ2. Его первый вход — вход синхронизации, второй — вход D a выход — инверсный.

Первый вход блока 12 памяти— вход разрешения записи, второй— информационный, третий — вход адре1f9

Ъ ряется. са записи, четвертый — вход адреса чтения, выход - информационный. В качестве блока 12 памяти можно использовать микросхему 1802ИР!.

В исходном состоянии содержимые второго 7 и третьего 13 счетчиков равны, в младшем разряде каждого из них имеется код "0", а во второй регистр 4 заносится начальный код задержки. Первый счетчик 2 цикли- 10 ,чески изменяет свое состояние по последовательности тактовых импульсов, поступающих на его вход с выхода генератора 1 импульсов. В регистр

3 переписываются состояния первого 1 счетчика 2. На сумматоре 5 происходит непрерывное суммирование текущих состояний первого счетчика 2, поступающих с выхода первого регистра 3, с кодом задержки, хранящимся во вто- 20 ром регистре 4.

При работе устройства возможен ряд ситуаций. В первом случае на вход устройства поступает серия случайных (в общем случае) импульсов; Предпо- 25 ложим, что в некоторый момент оба адресных счетчика 8 и 13 находились в -м состоянии. Тогда в блок памяти по i-му адресу записывается код суммы относительного времени прихо- ЗО да входного импульса, фиксированного в регистре 3, с кодом задержки, хранимым в регистре 4. Происходит это следующим образом. При поступлении на вход устройства первого задерживаемого импульса по его переднему фронту на выходе формирователя

10 импульсов формируется импульс, поступающий на вход D-триггера 11, и следующим тактовым импульсом этот 1 триггер устанавливается в единичное состояние на время, необходимое для записи в блок 12 памяти кода, полученного в сумматоре 5 в результате суммирования кода задержки Т>„ с относительным временем поступления входного импульса Т„.

Во время нахождения триггера 11 в единичном состоянии нулевым уровнем с его инверсного выхода происходит запрещение занесения последующих состояний счетчика 2 в первый регистр 3, а также разрешается запись в блок 12 памяти по i-му адресу, поступающему с выхода второго счетчи->> ка 2, кода Т„ + Т>„, где Т„ — код относительного времени поступления на вход устройства задерживаемого

5435 4 импульса, зафиксированныи в первом регистре 3; Т, — код задержки, хранящийся во втором регистре 4. По окончании длительности импульса, сформированного формирователем 10 импульсов, триггер 11 устанавливается очередным тактовым импульсом в исходное состояние, второй счетчик

7 увеличивает свое состояние на еди-: ницу, формируя следующий адрес записи в блок 12 памяти, элемент.И 9 открывается по второму входу, разрешая .занесение по каждому тактовому импульсу текущих состояний первого счетчика в первом регистре 3, Нера1 венство состояний второго 7 и треть его 13 счетчиков обуславливает формирование на выходе второго элемента о сравнения сигнала, разрешающего первому элементу 6 сравнения осуществлять сравнение текущих состояний первого счетчика 2, поступающих на его первый вход, с кодом суммы Т, + Т, постоянно считываемым по i-му адресу блока 12 памяти, до момента совпадения кодов на входах первого элемента 6 сравнения.

По заднему фронту входного импульса на выходе формирователя 10 импульсов снова формируется короткий импульс, работа блоков устройства происходит аналогично описанному, при этом по i + 1-му адресу блока 12 памяти заносится код относительного времени окончания первого входного импульса Т2 + ТМ, где Т, — состояние первого счетчика в момент окончания длительности входного импульса, а второй счетчик

7 в очередной раз увеличивает свое состояние на единицу.

При поступлении последующих импульсов на вход устройства работа упомянутых блоков циклически повтоПри достижении первым счетчиком

2 состояния, равного коду, записанному по i-му адресу .блока 12 памяти (Т„ + Т> ), что соответствует отработке устройством заданного времени задержки Т „, на выходе первого элемента 6 сравнения формируется импульс, увеличивающий состояние третьего счетчика 13 на единицу.

При этом единичное состояние младшего разряда третьего счетчика 13 передается на выход устройства и, l95435

S 1 таким образом, начинается формирование выходного задержанного импульса. Далее происходит сравнение кода Т, + Т „, записанного по

+ 1-му адресу блока 12 памяти, с текущим состоянием первого счетчика

2. При достижении состоянием первого счетчика 2 значения Т, + Т „ на выходе первого элемента 6 сравне ния формируется импульс, увеличивающий состояние третьего счетчика

13 на единицу. Прн этом заканчивается формирование выходного импульса, равного по длительности первому входному импульсу и задержанного относительного него на заданное время задержки Т,„.

Далее процесс формирования за держанных импульсов циклически повторяется посредством аналогичного описанному„ сравнения кодов, занесенных в блок 12 памяти, с текущим состоянием первого счетчика 2.

При уменьшении частоты следования входных импульсов или прекращении поступления импульсов на вход устройства продолжается считывание из блока 12 памяти кодов, характеризующих моменты смены состояний на входе устройства и- формирование задержанных импульсов аналогично описанному, до тех пор, пока состояния второго 7 и третьего 13 счетчиков не станут равными, что свидетельствует об окончании формирования последнего из поступивших до этого момен а на вход устройства импульса, задержанного на заданное время задержки.

В результате на выходе второго элемента 8 сравнения прекращается формирование сигнала, разрешающего работу первого элемента 6 сравнения, до.поступления следующего импульса на вход устройства с целью предотвращения повторного формирования длительности уже сформированных импульсов при последующих циклах счета первого счетчика 2.

При поступлении последующих серий импульсов на вхор устройства функционирование последнего происходит аналогично описанному.

Во втором случае на вход устройства поступает стационарная последовательность импульсов. При этом время задержки Т может быть как больше нескольких периодов следования входных импульсов Т А, так и меньше длительности одного входного импульса Т„.

Если Т C Тд, то по переднему фронту каждого очередного импульса происходит запись в блок памяти кодов Т . + Т«, где Т вЂ” код, характеризующий момент поступления оче «редного импульса входной последовательности и разрешение работы первоto го элемента 6 сравнения в результате увеличения на единицу состояния второго счетчика 7. По окончании отра- . ботки первым сетчиком 2 времени задержки код его ;состояния становитf5 ся равным Т + Т, в результате чего на выходе первого элемента 6 сравнения формируется сигнал, увеличивающий состояние третьего счетчика 13 на единицу, начиная тем самым фор20 мирование выходного задержанного импульса. В результате сравнения кодов состояний второго 7 и третьего 13 счетчиков снова запрещается работа первого элемента 6 сравнения до окон25 чания длительности входного импульса. По заднему фронту входного импульса происходит запись в блок

12 памяти кода Т + Т = Т + Т +

И

+ T . Разрешается работа первого элемента 6 сравнения до момента достижения состоянием первого счетчика

2 кода Т. + T> после чего состояt

О

:ния второго 7 и третьего 13 счетчиков сравниваются, работа первого элемента 6 сравнения запрещается, формирование выходного импульса заканчивается и устройство готово к приему следующего j + 1-ro импульса. . Длительность- выходного импульса в

4О этом случае также равна длительности входного импульса (Т „„ = (Т +

+ Т )-(Т + Т ) = Ти). .При поступленйи на вход устроиства следующих импульсов функционирование устрой4 ства происходит аналогично описанному. Минимальное время задержки разно длительности импульса на выходе формирователя 10 импульсов и складывается из времени суммирования сумматором 5 н времени записи в блок 12 памяти.

Если Т > Il Т „, коды моментов смены состояния на входе устройства, просуммированные с кодом задержки, циклически заносятся в блок

12 памяти, затем по истечении времени задержки также циклически считываются, и происходит формирование

ll95435 задержанных импульсов с восстановлением пара 1етров входных импульсов. Функционирование узлов устройства при записи, чтении кодов из блока памяти и формировании задержанных импульсов не отличается от работы этих узлов при задержке серии импульсов. Максимальное время задержки при этом определяется объемом используемого блока памяти и равно Т „„, < Т „К, где К вЂ” количество ячеек блока 12 памяти.

Управление длительностью задержки в процессе работы устройства в любом из режимов можно осуществлять путем записи новых кодов задержки во второй регистр 4.

Блокировка занесения кодов состояний первого счетчика 2 в регистр

3 на время суммирования сумматором

5 и записи в блок памяти результатов суммирования в моменты поступления на вход устройства фронтов задерживаемых импульсов позволяет задерживать импульсы, не синхронизированные с тактовыми импульсами устройства.

Кроме того, использование регистра 3 и блокировка занесения в него кодов состояния счетчика 2 во время записи кодов, полученных на сумматоре, в блок 12 памяти обусловливают сохранение высокой точности измерения и формирования длительностей импульсов, определяемое быстродействием счетчика 2, независимо от быст-.

1О родействия сумматора 5 и длительности времени записи в блок 12 памяти, ;что позволяет, например, при использовании в качестве первого счетчика

2 микросхемы серии ЭСЛ получить погрешность измерения длительности входного импульса, не превьппающую 10 нс, без увеличения потребляемой мощности, так как остальные блоки могут строиться на микросхемах серии ТТЛ.

При необходимости построения энерге-. тически экономичных устройств для реализации блоков устройства можно использовать микросхемы КИОП серии, отличающиеся малой потребляемой мощностью при сохранении достаточно высокой точности за счет применения в качестве первого счетчика 2 микросхемы серии ТТЛ.

l 4

ВНИИПИ Заказ 7422/57 Тираж 871 Подписное

Ъ»

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4