Формирователь сигнала отклонения

 

ФОРМИРОВАТЕЛЬ СИГНАЛА ОТКЛОНЕНИЯ , содержащий последовательно соединенные первый цифроаналоговый преобразователь (ЦАП), блок сравнения , коммутатор, блок интегрирования и усилитель постоянного тока, выход которого является выходом формирователя , выход блока интегрирования соединен с вторым выходом блока сравнения, а вход первого ЦАП является первым входом формирователя, отличающийся тем, что, с целью повышения точности формирования сигнала отклонения путем обеспечения постоянной длительности его фронтов, введены блок памяти, второй ЦАП, блок определения модуля разности , а также первый и второй преобразователи напряжение - ток, выходы которых соединены соответственно с вторым и третьим входами коммутатора , а входы соединены с выходом блока определения модуля разности, первый и второй входы которого соединены соответственно с выходами первого и второго ЦАП, первый вход блока (Л памяти соединен с входом первого ЦАП, второй вход является вторьм входом формирователя, а выход соединен с входом второго ЦАП..

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4

ОПИСАНИЕ ИЗОБРЕТЕ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ЛО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3749889/24-09 (22) 04.06.84 (46) 30. 11.85. Бюл. Р 44 (72) О.Е.Коробков и В.Н.Филинов .

-(53) 621.397(088.8) (56) Рехин И.Е., Глушковский М.E.

Измерение однократных сигналов в современной ядерной физики. М.:

Энергоатомиздат, 1983, с. 29-32.

Авторское свидетельство СССР

У 523535, кл. Н 04 N 3/16, 1973. (54) (57) ФОРМИРОВАТЕЛЬ СИГНАЛА ОТКЛОНЕНИЯ; содержащий последовательно соединенные первый цифроаналоговый преобразователь (ЦАП), блок сравнения, коммутатор, блок интегрирования и усилитель постоянного тока, выход которого является выходом формирователя, выход блока интегрирования соединен с. вторым выходом блока

„„SU„„1195480 A сравнения, а вход первого ЦАП является первым входом формирователя, отличающийся тем, что, с целью повышения точности формирования сигнала отклонения путем обеспечения постоянной длительности его фронтов, введены блок памяти, второй

ЦАП, блок определения модуля разности, а такыре первый и второй преобразователи напряхение — ток, выходы которых соединены соответственно . с вторым и третьим входами коммутатора, а входы соединены с выходом блока определения модуля разности, первый и второй входы которого соединены соответственно с выходами перво- 9 го и второго ЦАП, первый вход блока памяти соединен с входом первого ЦАП, второй вход является вторым входом формирователя, а выход соединен с входом второго ЦАП., 1195480

В результате .на выходах первого ЦАП 2. и второго ЦАП 3 формируются сту- ° пенчато изменяющиеся напряжения (фиг. 2г и д), сдвинутые относительно друг друга на длительность од гого такта. Напряжение (фиг. 2г) посту-. пает на первый вход блока 4 сравнения, на второй вход которого поступает нулевое напряжение с выхода бло10 ка 5, а на выходе формируется напряжение фиг.,2е, в данном случае положительной полярности.

Одновременно напряжения фиг.2г и д поступают соответственно на первый и второй входы блока 6 определения модуля разности, выделяющего абсолютное значение разности входных напряжений (фиг. 2ж). Выходное напряжение блока 6 определения модуля раз20. ности поступает на входы первого 7 и второго 8 преобразователей напряжение — ток, формирующих положительный и отрицательный выходные токи,. пропорциональные входному напряжению

25 и поступающие на второй и третий вхо. ды коммутатора 9, на.первый вход которого поступает управляющий сигнал с выхода блока 4 сравнения, который в зависимости от полярности управляющего сигнала подключает ко вхо- . ду блока 5 интегрирования выход первого 7 или второго 8 преобразователей напряжение — ток. В данном случае после первого и второго тактового импульсов ко входу блока 5 инте-. грирования подключается первый.преобразователь 7 напряжение — ток, в результате чего на выходе блока интегрирования формируется линейно

40 нарастающее напряжение (фиг. 2з), поступающее через усилитель 10 постоянного тока на выход формирователя. Крутизна линейно изменяющегося напряжения иа выходе блока 5 инте45 грирования при этом пропорциональна амплитуде ступеньки напряжения на выходе первого ЦАП 2, т.е. независимо от амплитуды указанной ступеньки напряжения длительность. фронта .ф (фиг. 2з) оказывается постоянной.

Аналогично работает формирователь и при отрицательном скачке напряжения на выходе первого ЦАП 2 с той

В результате. поступления на вход первого ЦАП 2 кодовой комбинации, D(1) на его выходе скачкообразно устанавливается соответствующий данной кодовой комбинации уровень напряжения (фиг. 2г). После второго тактового импульса кодовая комбинация D(1) поступает на вход второго ЦАП 3, а на выходе первого ЦАП 2 появляется следующая кодовая комбинация Р(О.

Изобретение относится к телевизионной технике и может быть использовано при построении блоков разверток устройств. отображения и регистрации информации.

Цель изобретения — повьнпение точности формирования сигнала отклонения путем обеспечения постоянной длительности его фронтов.

На фиг. 1 приведена структурная электрическая схема формирователя сигнала отклонения; на фиг. 2 — временные диаграммы, поясняющие его работу.

Формирователь сигнала отклонения (фиг. 1) содержит блок 1 памяти, первый ЦАП 2, второй ЦАП 3, блок 4 сравнения, блок 5 интегрирования, блок 6 определения модуля разности, первый преобразователь 7 напряжение ток, второй преобразователь 8 напряжение — ток, коммутатор 9 и усилитель 10 постоянного тока.

Формирователь сигнала отклонения работает следующим образом.

Последовательность координа точек экрана, в которые должен отклониться луч, задается цифровым кодом, поступающим на первый вход блока 1 памяти и первого ЦАП 2. В исходном состоянии до первого тактового импульса (фиг. 2а) на входе формирователя присутствует нулевая кодовая комбинация 0(0 )(фиг. 2б), при которой сигнал отклонения на выходе формирователя равен нулю; при этом по переднему фронту первого тактового импульса.(фиг. 2а) в блок 1 памяти также записывается нулевая кодовая комбинация. В следующем такте на вход

- формирователя поступает ненулевая кодовая комбинация 0(1), которая поступает на вход первого ЦАП 2. На входе второго ЦАП 3 (фиг. 2в) при этом сохраняется сигнал, действовавший в предыдущем такте, т.е. блок 1 памяти осуществляет задержку входной информации на один такт. лищь разницей, что линейно падающее напряжение формируется при подключении ко входу блока 5 интегрирования второго преобразователя 8 напряжение — ток. При этом в обоих случаях по достижении напряжением на вы1195480 фие. 2

Составитель Л.Стасенко

Редактор Т.Колб Техред Ж.Кастелевич Корректор А.Сирохман

Заказ 7425/60 Тираж 658 Подписное

BHHHIlH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

) Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4

3 ходе блока 5 интегрирования величины выходного. напряжения первого

ЦАП 2 сигнал на выходе блока 4 сравнения становится равным нулю (фиг.2е), и коммутатор 9 отключает, первый 7 и второй 8 преобразователи напряжение — ток от входа блока 5 интегрирования.

На практике максимальная длительность фронта выходного сигнала фор- 10 мирователя составляет величину г

" =Т- С, где Т вЂ” период следования тактовых импульсов фиг. 2а; с — их длительность.

При Гс (<Т практически можно считать 7у =Т.

На временных диаграммах (фиг .2) эпюры напряжений для этого случая показаны пунктирными линиями.

Таким образом, предложенный формирователь сигнала отклонения.в отличие от .иэвестного устройства позволяет сформировать сигнал отклонения с минимальными скачками, т.е. обеспечивает более точное формирование выходного сигнала.