Устройство для извлечения квадратного корня

 

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее ре- . гистр, сумматор, первый и второй блоки умножения, блок деления, б.лок возведения в квадрат, распределитель тактовых импульсов и блок памяти, причем выход блока памяти подключен к первому,информационному входу первого блока умножения, второй информационный вход первого блока умножения подключен к выходу второго бл.ока умножения, первый информационный вход второго блока умножения под- / ключен к выходу сумматора, а второй к выходу регистра и к информационному входу блока деления, выход блока деления подключен к информационному входу блока возведения в квадрат, вход синхронизации регистра подключен к первому выходу распределителя тактовых импульсов, вход синхронизации блока деления подключен квторому выходу распределителя тактовых импульсов, вход синхронизации второго блока умножения подключен к третьему выходу распределителя тактовых импульсов, вход синхронизации блока памяти подключен к четвертому распределителя тактовых импульсов , вход синхронизации первого блока умножения подключен к пятому выходу распределителя тактовых импульсов , отличающееся тем, что, с целью сокраще.ния аппара турных затрат, в него введен блок сравнения аргументов, первый, информа (Л ционный выход KOTopoio подключен к информационному входу регистра, второй информационный выход блока сравнения аргументов подключен к второму информационному входу блока деления , а выход блока возведения в квадрат подключен к первому инфорQD мационному входу сумматора и к адО ) ресным входам блока памяти, второй 00 информационный вход сумматора подсл 2 устройключен к шине значения СП ства.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (д) 4 G 06 F, 7/544

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2i) 3763339/24-24 (22) 26.06.84 (46) 07.12.85. Б2ол. № 45 (72) Е.Я.Ваврук, Л.Б.Заячкивская, P.Ñ.Ëàáÿê и В.М.Равский (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹ 1001094 кл. С 06 Г 7/552, 1981.

Авторское свидетельство СССР № 1062692, кл. G 06 Г 7/552,. 1982. (54)(57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ

КВАДРАТНОГО КОРНЯ, содержащее регистр, сумматор, первый и второй блоки умножения, блок деления, блок: возведения в квадрат, распределитель тактовых импульсов и блок памяти, причем выход блока памяти подключен к первому информационному входу первого блока умножения, второй информационный вход первого блока умножения подключен к выходу второго блока умножения, первый информационный вход второго блока умножения подключен к выходу сумматора, а второй— к выходу регистра и к информационному входу блока деления, выход блока деления подключен к информационному .входу блока возведения в квадрат, . вход синхронизации регистра подклю„„SU„„196855 A чен к первому выходу распределителя тактовых импульсов, вход синхронизации блока деления подключен к второму выходу распределителя тактовых импульсов, вход синхронизации второго блока умножения подключен к третьему выходу распределителя .тактовых импульсов, вход синхронизации блока памяти подключен к четвертому выходу распределителя тактовых импульсов, вход синхронизации первого блока умножения подключен к пятому выходу распределителя тактовых импульсов, отличающееся тем, что, с целью сокращения аппаратурных затрат, в него введен блок сравнения аргументов, первый информа- рр ционный выход которого подключен к информационному входу регистра, второй информационный выход блока сравФ нения аргументов подключен к второму информационному входу блока деления, а выход блока возведения в квадрат подключен к первому информационному входу сумматора и к адресным входам блока памяти, второй информационный вход сумматора подключен к шине значения "2" устрой- Ю ства.

©д

11968

20 к- s in

2 о <(— )(1.

Х (— + 1) sin.

Изобретение относится к вычислительной технике и предназначено для у пользования в специализированных .мини-ЭВМ.

Цель изобретения — сокращение 5 аппаратурных затрат ..

На чертеже приведена структурная схема устройства. .Устройство содержит блок 1 сравнения аргументов, регистр 2, рас" пределитель тактовых импульсов 3, блок 4 памяти, блок 5 деления, блок

6 возведения в квадрат, сумматор 7, первый 8 и второй 9 блоки умножения, входы 10 аргументов, выход 11, шину 12 значения "2".

Устройство работает следующим образом.

Значения аргументов поступают на входы блока сравнения аргументов, который на первом выходе формирует большее значение аргумента (например Х), а н@ втором выходе меньшее значение аргумента (У), которые поступают на регистр 2 и блок 5 деления. По сигналу с первого выхода распределителя тактовых импульсов происходит передача значения Х из регистра 2 в блок 5 деления и одновременно на первый вход блока 9 30 умножения.

По сигналу со второго выхода распределителя тактовых импульсов 3 в блоке 5 происходит деление У на Х, т.е. получение промежуточной величины

55 2

Это значение поступает на вход блока

Ь возведЕния в квадрат, на выходе которого вырабатывается величина (у12

Z= I XI,0(Z (1, подаваемая одновременно на выходы сумматора 7 и адресные входы блока 4 памяти 1 < Z 2. На сумматоре 7 происходит сложение Z+2.

По сигналу с третьего выхода распределителя тактовых импульсов в блок 9 умножения происходит умножение Х и (2+2) и результат подается на вход блока 8 умножения.

По сигналу с четвертого выхода распределителя тактовых импульсов происходит считывание информации по адресу

Значение Z является прямой адресаМ. цией блока памяти. Например, при

1,000...10 информация считывается по второму адресу.

По сигналу с пятого выхода распределителя тактовых импульсов в блоке 8 умноекения происходит умножение

sin o

1 на X(Z+2), т.е. на выходе устройства вырабатывается значение

F(Х,У) = g +У2 = y,(Z+2) 1" =

ВНИИПИ Заказ 7564/47

Тираж 709 Подписное

Филиал ППП "Патент", r.Ужгород, ул.Проектная, 4