Цифровой синтезатор частот

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) SU (1I) (50 4 Н 03 В 19/00

ВСГ",(Е*..- ЕЩь,е

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

БЕЕЬЛЯОТ, „„-", ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTI41 (2I) 3797205/24-09. (22) g3.10.84 (46) 07.12.85. Бюп. Ф 45 (72) l0.Ф.Шпилев и С.И.Севостьянов

-(53) 621.373.42(088.8) (56) Патент США У 3882403, кл. 328-149 06.05.75.

Авторское свидетельство СССР

9 978314, кл. Н 03- В 19/00, 30.11.82. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение может использоваться в технике связи и радиоизмерительных устройствах. Повышается быстродействие и улучшается спектральная чистота выходного сигнала.

С блока установки 1 двоичного кода частоты код числа "m" определяюще" го заданную частоту, поступает на умножитель.кода (УК) 21 на два, на накапливающий сумматор (НС)..2. и на сумматор 5,кодов. С УК 21 код числа

2ш через цифроаналоговый преобразователь 10 поступает на генератор пилообразного напряжения (ГПН). Напряжение с отрицательным наклоном с ГПН 8 поступает на первый вход компаратора 9. Тактовые импульсы с опорного генератора 18 через делитель частоты 17 поступают на

НС 2, где добавляется число "m, При его переполнении импульс через. элемент задержки 19 поступает на уп-. равл. вход регистра 3 памяти, куда записывается остаток P из HG 2.

Остаток P удваивается в УК 4 и поступает на сумматор 5 кодов. Коммутатор б и сумматор 5 кодов сравнивают числа "m" и 2Р.Результат сравнения с коммутатора 6 через регистр 7 памяти и цифроаналоговый преобразователь 11 поступает на другой вход компаратора 9. На выходе компаратора формируется выходной сигнал цифрового синтезатора частот. В момент совпадения уровней на компараторе 9 RS-триггер 12 переходит в нулевое состояние, тем сам ым

1197043 производя сброс ГПН 8 в исходное состояние. Элементы И 14, 15, ИЛИ 16, D-триггер 13 и элемент задержки 20 формируют сигнал установки RS-триггера 12 в единичное состояние при котором осуществляется запуск ГПН.8. Это гроисходит либо в моменты времени, совпадающие с тактовой частотой опорного генератора 18, либо со сдвигом на по. довину этого периода. 1.ил.

Изобретение относится к радиотехнике и может использоваться в технике связи и радиоизмерительных устройствах.

Цель изобретения — повышение быстродействия и улучшение спектральной чистоты выходного сигнала.

На чертеже представлена структурная электрическая схема предлагаемого цифрового синтезатора частот.

Цифровой синтезатор частот со держит блок 1 установки кода частоты, накапливающий сумматор 2, первый,регистр 3 памяти, первый умножитель 4 кода на два, сумматор 5 кодов, коммутатор 6, второй регистр 7 памяти, генератор пилообразного напряжения (ГПН) 8, компаратор 9 первый цифроаналоговый преобразователь (ЦАП) 10, второй ЦАП 11, R S"òðèãrep 12, D"òðèããeð 13, первый элемент И 14, второй элемент И 15, элемент ИЛИ 16, делитель 17 частоты, опорный генератор 18, первый элемент 19 задержки, второй элемент 20 задержки, второй умножитель 21 кода. на два.

Цифровой синтезатор частот работает. следующим образом.

С блока 1 установки двоичный код числа m, определяющего заданную частоту по формуле f -+.m где

1 ш 1,2,3...2, поступает на информационные входы второго умножителя

21 кода, накапливающего сумматора

2 и на сумматор 5. С выхода второго умножителя 21 кода код, соответствующий числу 2ш, поступает на вход первого ЦАП 10, на выходе которого

2 формируется аналоговый уровень напряжения, который поступает на первый вход генератора 8 пилообразного напряжения и задает íà его выход. де амплитуду импульса линейного изменяющегося напряжения с отрицательным наклоном. С выхода генератора 8.пилообразного напряжения сигнал поступает на первый вход компаратора 9. Момент времени запуска генератора 8 пилообразного напряже- ния определяется моментом установки R-S-триггера 12 в единичное состояние по S-входу сигналом с элемента ИЛИ 16. На другой вход компаратора 9 поступает напряжение с второго,, ЦАП 11, уровень которого определяется выходным кодом второго регистра 7, В момент совпадения уровней сигналов, поступающих на входы компаратора 9, íà его выходе формируется перепад напряжения, который переводит R-S-триггер 12 в нулевое состояние и, тем самым, производит сброс генератора 8 пилообразного напряжения в исходное состояние, На выходе компаратора 9 формируется выходной сигнап цифрового синтезатора частот.

Равномерность временной расстановки выходных импульсов достигается следующим образом.

По мере поступления тактовых импульсов с делителя 17 частоты, который имеет коэффициент деления два, на тактовый вход накапливающего сумматора 2. в нем к накопленной сумме добавляется число ш, Если до прихода первого тактового импульса накапливающий сумматор 2 и первый регистр

1197043

3 были обнулены, то при К-м импульсе когда К ш > 2, происходит переполнение накапливающего сумматора

2 и на его выходе переполнения формируется импульс, который поступает 5 на второй вход первого элемента,19 задержки, при этом осуществляется saдержка импульса переполнения на один такт тактовой частоты. Импульс . с выхода первого элемента 19 задержки поступает на управляющий вход первого регистра 3 и производит запись остатка рК m-2 из накапливан ющего сумматора 2 в первый регистр ,:3 памяти. Первый умножитель 4 кода осуществляет операцию удвоения ос,,татка P. При помощи суиматора 5 и коммутатора 6 осуществляется срав-. нение числа 2р с числом ш и вычисление числа 2Р"ш.. При этом на выходе 20 коммутатора 6 формируется число Х по условию

2р, если 2рсш

2Р> если 2р3ш. 25

ЧислО Х поступает на информационные входы второго регистра 7 после прихода последующего тактового . импульса на второй вход второго эле-, мента 20 задержки., На выходе переноса сумматора 5 вырабатывается сигнал

У по следующему алгоритму

О, если 2рсш

1, если 2рВш

Этот сигнап поступает на первый вход второго элемента И 15. При:,- этои если сигнал 1 1, то сигнал с 40 выхода второго элемента 20 задерж-. ки проходит на выход элемента . ИЛИ 16, если сигнал У О, то на выход элемента ИЛИ 16 проходит ближайший следующий импульс от опорного генератора 18 с частотой 2Я поступающий иа второй вход первого элемента И 14. Выходной импульс элемента ИДИ 14 устанавливает R-S-триггер 12 в единичное состояние, осуще- 50 ствляет запуск генератора 8 пилообразного напряжения либо в моменты времени, совпадающие с периодои .тактовой частоты f либо со сдвигом во времени на половину этого периода.

Таким образом, при взаимодейст" вии всех составных частей цифрового, синтезатора частот отсутствуют ограничения, связанные с временем восстановления исходного состояния генератора 8 пилообразного напряжения. Следовательно, устройство позволяет формировать выходной сигнал во всем диапазоне частот от 2 " f> до Е.; т.е. и при кодах чисел ш > . Кроме того, участок .>К-1 второй половины илообразного напряжения в режиме сравнения на компараторе 9 не используется, что позволяет исключить из рабочего режима сравнение нулевых напряжений и, тем самым, улучшить спектральные характеристики выходного сигнала. Формула изобретения

Цифровой синтезатор частот, со- держащий последовательно соединенные блок установки кода частоты, накапливающий сумматор и первый регистр памяти, последовательно сое1 диненные первый цифроаналоговый преобразователь, генератор пилообразного напряжения и компаратор, второй цифроаналоговый преобразователь, выход которого подключен к второму входу ком, и опорный генератор, отличающийся тем, что, с целью повьппения быстродейст-. вия и улучшения спектральной чистоты выходного сигнала, между выходом опорного генератора и управлякяцнм входом генератора пилообразного напряжения введены последовательно соединенные делитель частоты, первый . элемент задержки, второй элемент задержки, D-триггер, первый элемент

И, элемент ИЛИ и В.,$-триггер, между поразрядными выходами первого регистра памяти и соответствующими поразрядными входами второго цифроаналогового преобразователя введены последовательно соединенные первый умнолп:тель кода на два сумматор кодов, коммутатор и второй регистр памяти, а также введены второй умножитель кода на два и второй элемент И, выход которого подключен к другому входу элемента ИЛИ, первый вход второго элемента И объединен с D-входом D-триггера и управляющим входом коммутатора и подключен к выходу переноса сумматора кодов, второй вход второго элемента И объ119?043

Сост авитель Ю. Ковале в

Техред О.Ващишина Корректор О.Луговая

Редактор В.Иванова

Подписное

Заказ 7574/56 Тираж 871

ВНИИПИ Гесударственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал IIIIII "Патент", r. Ужгород, ул. Проектная, 4 единен с управляющим входом второго регистра памяти и подключен к выхо" ду второго элемента задержки, второй вход которого соединен с выходом делителя частоты, S-вход D-триггера подключен к выходу элемента ИЛИ, а R-вход R,S-триггера соединен с выходом компаратора, второй вход первого элемента И подсоединен к второму выходу опорного генератора, поразрядные входы второго умножителя кода на два объединены с соответствующими входами второй группы входов сумматора кодов и подключены к соответствующим выходам блока установки кода частоты, поразрядные выходы второго умножителя кода на два подключены к соответствующим поразрядным входам первого цифроаналогового пре образователя, поразрядные выходы первого умножителя кода на два соединены с соответствующими входами

- второй группы входов коммутатора, fO второй вход первого элемента задержки подключен к выходу переполне-, ния накапливающего сумматора, тактовый вход накапливающего сумматора подключен .к выходу делителя час15 тоты, а тактовый вход первого регистра памяти подключен к выходу первого элемента задержки.