Аналого-цифровой преобразователь

 

1. АНАЛОГО-Ц ФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий блок управления , блок сравнения, цифроаналоговый преобразователь, вьрсод которого подключен к первому входу блока сравнения , выход крто.рргр подключен к первому входу блока управления, отличающийся тем, что, с целью повышения его точности, в него введены первый и второй счетчики, аналоговый запоминающий блок, блок синтеза кодов, блок цифровых схем сравнения, блок регистров, элемент . ИЛИ и переключатель, управляющий вход которого подключен к первому выходу блока управления, выход соединен с вторым входом блочка сравнения , первый информационный вход является входной шиной преобразователя , а второй информационный вход подключен к выходу аналогового запоминающего блока, управляющий вход которого подключен к второму выходу блока управления, а информационный вход подключен к выходу цифроаналого ЕОго преобразователя, входы которого объединены с соответствующими вторыми входами блока управления, первыми входами блока синтеза кодов, блока цифровых схем сравнения и информационными входами блока регистров и подключены к соответствующим выходам первого счетчика, первый, второй, третий и четвертый управляющие входы которого подключены соответственно к третьему, четвертому, пятому и шестому выходам блока управления , а информационные входы подключены к выходам блока синтеза кодов, вторые входы которого объединены, (Л с соответствующими входами элемента ИЛИ и подключены к соответствующим выходам блока цифровых схем сравнения , вторые входы которого подключены к. соответствующим вьЬсодам блока регистров, управляющие входы которо .го подключены к соответствующим седьмым выходам блока управления, со третий вход которого подключен к выходу элемента ИЛИ, четвертый вход является .первой управляющей щиной пре .образователя, пятые входы являются 90 вторыми управляющими шинами преобразователя , восьмой и девятый выходы подключены соответственно к первому .и второму управляющим входам второго счетчика, выходы которрго являются . , выходными шинами преобразователя. 2. Преобразователь по п. 1, о т.личающийся тем, что блок управления выполнен на постоянном запоминающем устройстве, коммутаторе, генератор импульсов, счетчике, регис

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51).ф Н 03 М 1/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЫТВУ (21) 3720066/24-24 (22) 04.04.84 (46) 07.12.85. Бюл. № 45 (53) 681.325(088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (72) А.П.Стахов, В.И. Моисеев, А.Д.Азаров, В.Я.Стейскал и Т.Н.Васильева (56) Гитис Э.И., Пискулов. Е.А. Аналого-цифровые преобразователи. — М.:

Энергоиздат, 1981, с. 218, рис. 6-4, Авторское. свидетельство СССР

¹ 911720,. кл. Н 03 К 13/02, 1982.

-(54)(57) 1. АНАЛОГО-Ц1!ФРОВОИ ПРЕОБРАЗОВАТЕЛЬ, содержащий блок управления, блок сравнения, цифроаналоговый преобразователь, выход которого подключен к первому входу блока сравнения, выход которого подключен к первому входу блока управления, о т— л и ч а ю шийся тем, что, с це.— лью повышения его точности, в него введены первый и второй счетчики, аналоговый запоминающий блок, блок синтеза кодов, блок цифровых схем сравнения, блок регистров, элемент

ИЛИ и переключатель, управляющий вход которого подключен к первому выходу блока управления, выход соединен с вторым входом блока сравнения„ первый информационный вход является входной шиной преобразователя, а второй информационный вход подключен к выходу аналогового запоминающего блока, управляющий вход которого подключен к второму выходу блока управления, а информационный вход подключен к выходу цифроаналого вого преобразователя, входы которого объединены с соответствующими вторыми входами блока управления, первыми входами блока синтеза кодов, блока цифровых схем сравнения и информационными входами блока регистров и подключены K соответствующим выходам первого счетчика, первый, второй, третий и четвертый управляющие входы которого подключены соответственно к третьему, четвертому, пятому и шестому выходам блока управления, а информационные входы подключены к выходам блока синтеза кодов, вторые. входы которого объединены с соответствующими входами элемента

ИЛИ и подключены к соответствующим выходам блока цифровых схем сравнения, вторые входы которого подключены к. соответствующим выходам блока регистров, управляющие входы которого подключены к соответствующим седьмым выходам блока управления., третий вход которого подключен к вы ходу элемента ИЛИ, четвертый вход является первой управляющей шиной пре-. .образователя, пятые входы являются вторыми управляющими шинами преобразователя, восьмой и девятый выходы подключены соответственно к первому ,и второму управляющим входам второго счетчика, выходы которого являются" выходными шинамипреобразователя.

2. Преобразователь по п. 1, о т— л и ч а þ ù è é ñ ÿ òåì, что блок управления выполнен на постоянном запоминающем устройстве, коммутаторе, геHpðàòîð импульсов, счетчике,. регис1197078 тре, RS-триггере., дешифраторе, цифровом блоке сравнения, первые входы .которого объединены с соответствующими управляющими входами коммутатора, соответствующими информационными входами дешифратора и подключены к соответствующим выходам счетчика; вторые. взводы являются пятыми входами блока управления, выход подключен к перному адресному входу постоянного запоминающего устройства., второй адрес.ный вход которого подключен к выходу коммутатора, третий.и четвертый адресные входы являются соответственно первым и третьим входами блока управl1HThJH шестой, седьмой и восьмой адресные входы подключены соответственно к первому, второму, тре.— тьему и четвертому выходам регистра, управляющий вход объединен с первым управляющим входом регистра и подключен к выходу генератора импульсов, первый выход подключен к первому управляющему входу счетчика, второй выход — к управляющему входу дешиф- . ратора, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый выходы являются соответственно вторым третьим, четвертым, пятым, шестым, восьмым, девятым выходами блока управления, десятый выход подключен к

S-входу RS-триггера, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый выходы подключены соответственно к первому, второму, третьему и четвертому, информационным входам регистра, второй управляющий вход которого объединен с R-входом RS-тригИзобретение относится к вычислительной и цифровой измерительной технике.

Цель изобретения — IIoBblllfPíèå точности аналого-цифрового преобразователя.

На фиг..1 приведена. структурная схема устройства на фиг. 2 — функциональная схема блока синтеза кодов; на фиг. 3 — алгоритм работы уст ройства; на.фиг, 4 — функциональная схема блока управления. гера, вторым управляющим входом счетчика и является четвертым входом блока управления, при этом выход RSтриггера является первым выходом бло-. ка управления, выходы дешифратора являются седьмыми выходами блока уп-. равления, информационные входы комму- . татора являются вторыми. входами бло.— ка управления. Э

3. Преобразователь по п. 1, о тл и ч а ю шийся тем, что блок синтеза кодов выполнен на m-1 элементах И, где m — число переходных комбинаций избыточного измерительного кода (m = n — 2 для кода фибоначчи, где n †.количество разрядов аналогоцифрового преобразователя ), ш — 1 инверторах, m элементах ИЛИ, первые входы которых являются первыми вхо-, дами блока синтеза кодов, вторые входы . — вторыми входами блока синтеза кодов и объединены, за исключением второго входа m-го .элемента ИЛИ; с входами соответствующих m-1 инверто-. ров, выход первого элемента ИЛИ, выходы

m-1 элементов И и и-m шин постоянного сигнала логического "0" являются выходами блока синтеза кодов, причем первые входы m-1 элементов. И подключены к выходам соответствующих

m-1 элементов ИЛИ, вторые. входы .объ- . единены между собой и подключеиы к выходу первого инвертора, выходы с второго по m-1 инверторов соответственно подключены к соответствующим третьим и остальным m-3 входам соответствующих ш-2 элементов И.

Аналого-цифровой преобразователь содержит. блок 1 сравнения (БС) с выходом 2, цифроаналоговый преобразователь 3 (ЦАП), выполненный на осно5 ве. избыточного измерительного кода, первый счетчик 4 (СТ1) с выходом 5, информационным входом 6 параллельного занесения данных и управляющими входами первым 7 обнуления, вторым

8 параллельной записи, третьим 9 прямого и четверть;м 10 обратного счета импульсов, второй счетчик 11

1197078 (СТ2) с первым и вторым управляю.щими входами 12 и 13 прямого счета и обнуления, переключатель 14(11 ) с управляющим входом 15, аналоговый запоминающий блок 16 (АЗБ) с входом

17 управления, блок 18 синтеза кода (БСК), блок 19 цифровых схем сравнения (БЦСС) с выходом 20, блок 21 регистров (БРГ) с выходом 22 и входом

23 управления,. элемент ИЛИ 24 с выходом 25; блок 26 управления (БУ), входную шину 27 (Вх) и выходные ши.ны 28 (Вых), первую управляющую шину 29, вторые управляющие шины 30.

Входная шина 27 преобразователя, на которую, подается преобразуемая аналоговая величина А„ и выход аналогового запоминающего блока 16 под ключены к информационным входам переключателя 14, управляющий вход 15 которого .подключен к первому выходу блока 26 чпвавления. осчшествляюшего управление функционированием всего устройства и подключающего в .зависимости от режима работы к входу блока 1 сравнения входную шину 27 преобразователя или выход аналогового запоминающего блока 16. Другой вход блока 1 сравнения соединен с выходом цифроаналогового преобразователя 3, соединенного также с информационным входом аналогового запоминающего блока 16, осуществляющего кратковременное хранение выходного напряжения

ЦАП 3 в процессе проверки. Управляющий вход 17 аналогового запоминающе.— го блока 16 подключен к второму вы- ходу блока 26 управления. Блок 1 сравнения осуществляет сравнение аналоговых сигналов А и A Hà его

Z входах, причем сигнал Y на его выходе 2, соединенном с первым входом блока 26 управления, подчиняется следующему соотношению

11, если А1 3 А

10,. если А, А .

Выходы 5 первого счетчика 4 подключены ко .входам цифроаналогового преобразователя Э,.первым входам блока

18 синтеза кодов, блока 19 цифровых схем сравнения, информационным входам .блока 21 регистров и вторым входам блока 26 управления, третий вход которого соединен с выходом 25 элемента ИЛИ. Управляющие входы 7-10 соответственно обнуления, записи, прямого и обратного счета первого счетчика 4 соединены с третьим, четвертым, пятым и шестым выходами блока

26 управления,, седьмые выходы которого соединены с управляющими входами

23 блока 21 ре.гистров, служащего для хранения m переходных кодовых комбинаций и состоящего из m регистров с параллельным занесением информации, входы записи которых представляют собой управляющие входы 23 блока 21.

Выходы 22 блока 21 регистров соеди10 иены с вторыми входами блока 19 цифровых схем сравнения, осуществляющего сравнение на равенство содержимого группы разрядов первого счетчика 4 с содержимым блока 21 регистров, 15 причем выходной сигнал Z> i-й схемы сравненйя равен

J 1, если СТ1 (i) = РГ (i) 10, если СТ1 (i) 6 РГ (О,. где i = 1, 2, ...m

20 РГ() . — содержимое i-ro регистра блока 21;

CT1(i) — содержимое группы из (n — m + i) младших разрядов первого счетчи25 ка 4; п — число разрядов первого счетчика 4, определяемое разрядностью цифроаналогового преобразователя 3;

m — количество переходных кодовых комбинаций (для кода Фибоначчи m

=п-2).

Выходы 20 блока 19 цифровых схем

35 сравнения соединены с входами элемента ИЛИ 24. Единичное значение сигнала Z1 + Z <+ .. ° + Z на выходе 25 элемента ИЛИ 24 определяет момент срабатывания блока 19.,Кроме. этого, 40 выходы 20 блока 19 цифровых схем сравнения соединены с вторыми входами блока 18 синтеза кодов, выходы которого соединены с входами 6 данных первого счетчика 4.

45 Блок 18 синтеза кодов служит для формирования кодовой комбинации, записываемой в первый счетчик 4 после появления íà его выходе 5 переход.ной кодовой комбинации. Комбинация для

50 записи формируется по содержимому первого счетчика 4 и выходым сигналам блока 19 цифровых схем сравнения, причем i-й разряд ее формируется следующим образом.

55 0 если < п-ю ьск().=

1 н-n) s+m-я+1 >+a-1н 2 .... Е,1 и-6 71

1197078 где — i-й разряд первого счетчи1 ка 4 . . Восьмой и девятый выходы блока 26 управления соединены с первым управляющим входом 12 прямого счета и вторым управляющим входом 13 обнуления второго счетчика 11, выходы которого являются выходными шинами 28 преобразователя.

Блок 18 синтеза кодов (фнг. 2)

BblItoJIHeH на элементах ИЛИ 31 < — 31,„, ш-1 инвертора 32 1 — 32, m-1 элементах И 33 < — 33щ и содержит шину

34 постоянного сигнала логического «О«.

Блок 26 управлейия (фиг. 4) выполнен на постоянном запоминающем устройстве 35, коммутаторе 36, генераторе импульсов 37, счетчике 38, регистре 39, RS-триггере 40, дешифраторе, 41, цифровом блоке сравнения 42.

Аналого-цифровой преобразователь работает в двух режимах: режиме поверки и, режиме непосредственного преобразования входной аналоговой величины А в цифровой двоичный код.

В режиме поверки происходит определение m переходных кодовых комбинаций. Переходная кодовая комбинация

i-го разряда ЦАП 3 соответствует ана,логовой величине А1„ на .выходе ЦАП 3, значение которой меньше, реального веса i-ro разряда преобразователя на величину младшего значащего разряда. Определение переходных кодовых комбинаций начинается с разряда, вес которого отличается от двоичного ве са. Так для 1-кода Фибоначчи с младшими весами разрядов ...8, 5, 3, 2, 1 определение переходных кодовых комбинаций будет производиться с 3-ro разряда.

В режиме поверки .по сигналу блока 26 управления первый счетчик 4 начинает работу в режиме прямого счета импульсов до включения первого, из поверяемых разрядов. При включении этого разряда аналоговая величина

А1, установившаяся на выходе UAII 3, запоминается В аналоговом запоминающем блоке.16 по сигналу блока 26 управления. Выход блока 16 в режиме поверки через переключатель 14 коммутируется на вход блока 1 сравнения, величины A < и А будут равны и си1нал Y на выходе 2 блока 1 сравнения соответственно будет равен 1. После этого блок 26 управления переводит

55 первый счетчик 4 в режим обратного счета импульсов до момента изменения сигнала Y на выходе 2 блока 1 сравнения. Содержимое счетчика 4 при этом будет представлять собой переходную кодовую комбинацию, которая по сигналу блока 26 управления запишется в первый регистр блока 21 регистров. Затем счетчик 4 опять переводится.в режим прямого счета импульсов до включения следующего проверяемого разряда. Процедура.определения

2-й и всех последующих переходных кодовых комбинаций будет аналогична определению первой. Пример определения переходных кодовых комбинаций приведен в табл.1.

В режиме непосредственного преоб разования входной аналоговой величины А в .код преобразователь работает следующим образом.

С входной шины 27 преобразователя аналоговый сигнал А> коммутируется на первый вход блока 1 сравнения.

На-второй вход блока 1 при этом по-, ступает компенсирующий аналоговый сигнал А к, формирующийся на выходе цифроаналогового преобразователя 3.

Разность указанных величин h, = -=А — А преобразуется в код методом последовательного счета. При этом счетчики 4 и 11 работают в режиме прямого счета импульсов. В процессе

I счета содержимое каждого из регистров РГ блока 21 регистров постоянно сравнивается при помощи блока 19 цифровых схем сравнения с соответствующей группой из n — - m + i разрядов счетчика 4. Здесь n — количество разрядов ЦАП, m — число переходных кодовых комбинаций, i — номер регистра, хранящего i-ю переходную комбинацию.

Если после поступления очередного счетного импульса блок 19 цифровых схем сравнения выработал сигнал

Z = 1 о равенстве содержимого i ro

1 регистра с соответствующей группой разрядов счетчика 4, то блок 26 управления переводит счетчик 4 из режйма счета в режим записи. Блок 18 синтеза кода по содержимому счетчика

4 и выходным сигналам блока 19 цифровых схем сравнения формирует код, аналоговый эквивалент которого точно на величину младшего кванта больше выходной аналоговой величины

ЦАП 3 на данном такте. На следующем такте происходит запись содержимого блока 18 синтеза кодов в счетчик

97078

4 1 3 1 2

6 j 5

1 Выход

АЗБ 16

Выход

ЦАП 3

Режим

Такты веса разрядов ЦАП

5 3 . 2 1 А2

12 9

А1

0

0 0

0 0 0 1

+!

1 0

1 1

0 0

0 0

0 0 3

3 1

3 1

0 1

1 3

0 0 0

0 0

0 0 0

2 0 010 РГ!

+1

Прямой. с чет

1 0

0 0

1 5

6 1

О

5 1 -1

0 5

15 .

4 0 0101- РГ2

0

Прямой счет

1 !

° ° °

7 1,!

4, счетчик 11 при этом продолжает работу в режиме прямого счета. Затем счетчик 4 вновь переводится в режим прямого счета импульсов и функционирует в этом режиме до следующего срабатывания блока 19 цифровых схем сравнения. При достижении компенсирующим сигналом ЦАП 3 Ак величины входного сигнала Ах блок 1 сравнения вырабатывает сигнал Y = 1, и процесс преобразования заканчивается. Содержимое второго счетчика .11 при этом представляет собой скорректированный результат преобразо.вания..

Пример работы устройства при Аа„=

13 приведен в табл. 2.

Функционирование устройства в режиме непосредственного преобразования входного аналогового сигнала . в код может периодически прерываться для осуществления цикла поверки. Частота перехода из режима в режим определяется скоростью изменения реальных весов разрядов цифроаналогового преобразователя 3 и зависит от стабильности параметров аналоговых узлов ЦАП 3 и скорости

1О изменения внешних условий .

Предлагаемое устройство позволяет создавать.высоколинейные АЦП, построенные с применением низкочастотных цифроаналоговых преобраэова-!

5 телей, максимальные. значения относительной погрешности S Q ц„ (p) фо!— мирования которых определяются соотношением

KQ „„(P) = р 4 р

20 l -где к — основание .системы счисления.

Таблица 1

° ° 4 ° ° °

5 5 1 -1

1О

1197078

Продолжение табл,1

6 5 4 3 2 1 Выход

АЗБ 16

Режим

Выход

ЦАП 3

Реальные веса разрядов ЦАП

Такты

12 9 5 3 2 1 А2.

А1.

9 1 -1

0 0 0 9

11 1 -1

1 1 9

1 0 9

О

10 1

9.. 1 -1

0 01100- РГ3

Прямой счет

0 0 0

0 .12

1 -1

Обратный счет

1 0 1 0

0 12

1 12

° ° °

12 1 -1

1 0 0

12 1

11 0

010010 Pl"

12 о

Таблица 2

1 T t 5 1

6 5 4 3

Блок синтеза кодов

2 1

Содержимое

Такты

Режим счетчика

Реальные веса ЦАП 3 счетчика

1 1 1 Г j

12 9 5 3 2 1

0 0

Счет

0 000100

Запись

Счет

3 0

О 1

0 001000

4 0 0 0

Запись

Счет

6 0

О 0 1 0

0 001100

0 010000

Z Запись

11 .э

8 0 0

0 0

0 0 0 0 0

0 О 0 О

2 0 О 0 0

5 0 0 . 1 О

7 О 0 1 0

0 0

0 1

1 0

0 0

О 1

О 0

0 1

1.! 97078

Продолжение табл. 2

1 11 Г!

Блок син-, теза кодов

Такты

Реальные веса ЦАП 3

9 0 1 0 0 0 0 — Счет 9

1О

0 1 0 0 1 0 Е Запись 11

0 100000

12 1 0 0 0,0 0 — Счет

12 0

1

0 0 0 0

13 1

6 5 4 3 2 1

12 9 5 3 2. 1

10 .0 1 0 0 0 1

Режим счетчика

Содержимое. счетчика

I 97078

BxCTfln-я)

Фиг.2

1197078

1197078

Составитель В.Данков

Редактор Л.Зайцева Техред А.Ач Корректор Л.Патай

Заказ 7576/58 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открьпий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП "Патент", г.ужгород, ул.Проектная,4