Устройство приема двоичных сигналов

 

УСТРОЙСТВО ПРИЕМА ДВОИЧНЫХ СИГНАЛбВ, содержащее последовательно соединенные блок выделения сигнала синхронизации и блок синхронизации , первый выход, которого подключен к тактовому входу первого .блока регистрации, информационный вход которого объединен с входом блока выделения сигнала синхронизации и является информационным вхо:дом устройства, при этом выходы задающего генератора подключены к второму и третьему входам блока синхронизации , отличающееся тем, что, с целЫ9 повьппения точности приема, двоичной информации, в него введены последовательно соединенные первьш регистр, первьй блок задержки, второй блок регистрации , второй регистр и коммутатор, а также второй блок задержки, обнаружитель паузы, счетчик и триггер, . выход KOTppdro подключен к управляющему входу коммутатора, к второму входу которого подключен выход второго блока задержки, при этом выход обнаружителя паузы подключен к ус .тановочному входу счетчика и к первому установочному входу триггера, к второму установочному входу которого подключен выход счетчика, к информационному входу которого, а также к тактовому входу обнаружителя паузы, второму тактовому входу второго блока задержки и управляющему входу второго регистра подключен второй-выход блока синхронизации,, первый вькод которого подключен к первому тактовому входу второго блос S ка задержки, к тактоврму входу второго блока регистрации и является (Л тактовым выходом устройства, ин-формационным выходом которого является выход коммутатора, а выход первого блока регистрации подключен к информационным входам второго блока задержки и обнаружителя паузы, синхронизирующий вход которого яв ляется синхронизирующим входом устройства , информационный вход которого объединен с информационным входом первого регистра, к управляюОд щему входу которого и первому тактовому входу первого блока задержки подключен первьй выход задающего генератора , второй выход которого подключен к второму тактовому входу первого блока задержки.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

151) 4 Н 04 L 7/00 1/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA

Ф (21) 3797852/24-09 (22) 30.08.84 (46) 07.12.85. Бюл. Р 45 (72) А.Ф.Кулаковский (53) 621.394.662(088.8). (56) Авторское свидетельство СССР

9 353361, кл. H 04 L 7/00, 1970.

Мартынов Е.М. Синхронизация в системах передачи дискретных сообщений. М.: Связь, с. 8, рис. 1,2б. (54)(57) УСТРОЙСТВО ПРИЕМА ДВОИЧНЫХ СИГНАЛОВ, содержащее последовательно соединенные блбк выделения сигнала синхронизации и блок синхронизации, первый выход которого подключен к тактовому входу первого .блока регистрации, информационный вход которого объединен с входом блока выделения сигнала синхронизации и является информационным входом устройства, при этом выходы задающего генератора подключены к второму и третьему входам блока синхронизации, о т л и .ч а ю щ е е с я тем, что, с целью повьппения точности приема. двоичной информации, в него введены последовательно соединенные первый регистр, первый блок задержки, второй блок регист.— рации, второй регистр и коммутатор, а также второй блок задержки, обнаружитель паузы, счетчик и триггер, . выход которого подключен к управляющему входу коммутатора, к второму, „„SU„„1197 116 входу которого подключен выход второго- блока задержки, при этом выход . обнаружителя паузы подключен к установочному входу, счетчика и к первому установочному входу триггера, к второму установочному входу которого подключен выход счетчика, к информационному входу которого, а также к тактовому входу обнаружителя паузы, второму тактовому входу второго блока задержки и управляющему входу второго регистра подключен второй выход блока синхронизации, первый выход которого подключен к первому тактовому входу второго блока задержки, к тактовому входу второго блока регистрации и является тактовым выходом устройства, ин-формационным выходом которого является выход коммутатора, а выход первого блока регистрации подключен к информационным входам второго блока задержки и обнаружителя паузы, синхронизирующий вход которого является синхронизирующим входом устройства, информационный вход которого объединен с информационным входом первого регистра, к управляющему входу которого и первому тактовому входу первого блока задержки подключен первый выход задающего генератора, второй выход которого подключен к второму тактовому входу пе11 вого блока задержки.

11971!б

Изобретение относится к связи и предназначено для приема двоичных сигналов в синхронных системах связи, в которых отсутствует синхронизация до начала сообщения, а ее источ- S ником являются информационные посыпки сообщения.

Цель изобретения — повышение точности приема двоичной информации.

На фиг. 1 представлена структурная схема устройства приема двоичных сигналов, на фиг. 2 — структурная схема блока задержки; на фиг. 3— структурная схема обнаружителя паузы; на фиг. 4 и 5 — временные ди- 15 аграммы, поясняющие работу предлагаемого устройства.

Устройство приема двоичных сиг.налов содержит первый 1 и второй 2 регистры, первый 3 и второй 4 блоки, 20 задержки, первый 5 и второй 6 блоки регистрации, коммутатор 7, задающий генератор 8, блок 9 синхронизации, блок 10 вьщеления сигнала синхронизации, обнаружитель .11 паузы, счет- 25 чик 12, триггер 13. Блоки 3 и 4 задержки содержат счетчик 14 адреса, элемент 15 памяти, регистр 16, обнаружитель 11 паузы содержит первый элемент И 17, первый элемент ИЛИ 18, 311 регистр 19 сдвига, второй элемент

И 20, суммирующий. счетчик 21, пороговый элемент 22, элемент НЕ 23, третий элемент И 24, второй элемент

ИЛИ 25, блок 26 управления.

Устройство приема двоичных сигналов работает следующим. образом.

Принимаемые двоичные сигналы в виде последовательности. единичных элементов 0,1 (фиг. 4а) поступают по информационному входу устройства на информационный вход первого регистра 1, первого блока 5 регистрации и блока 10 вьщеления сигналов синхронизации (на фиг. 4а двоичные сигналы приведены без искажений). Блок

10 выделения сигналов синхронизации формирует на своем выходе сигналы синхронизации в виде коротких импульсов, совпадающих по времени с фронта- о ми посылок (моментами изменения значащих позиций), поступающие на первый (сннхронизирующий1 вход блока, 9 синхронизации. Задающий генератор 8 вырабатывает на своих первом и втором выходах периодические последовательности импульсов, сдвинутые один относительно другого на половину периода повторения импульсов и имеющие высокостабильную частоту где  — скорость манипуляции двоичных сигналов;

m — целое число.

Блок 9 синхронизации формирует тактовые импульсы на своих первом и втором выходах, подстраивая их фазу путем добавления или исключения импульсов под управлением сигналов синхронизации из импульсных последовательностей задающего генератора 8 и последующего деления их частоты в m раз. При точном положении синхронизма тактовые импульсы на первом выходе блока 9 синхронизации совпадают с центром (фиг. 4б), на втором выходе — с границей (фиг. 4в) единичных элементов.

Первый регистр 1 дискретизирует принимаемые сигналы в моменты времени, задаваемые на его управляющем входе импульсами с первого выхода задающего генератора 8, и запоминает получаемые при этом выборки на время, равное периоду дискретизации. Выходной сигнал первого регистра 1 поступает на информационный вход первого блока 3 задержки, который задерживает его на время t+, кратное длительности Lo единичного элемента и равное времени вхождения в фазу блока 9 синхронизации, Импульсы с выходов задающего генератора 8 управляют задержкой сигнала по первому и второму тактовым входам первого 3 блока задержки.

Первый 5 и второй 6 блоки регистрации анализируют соответственно принимаемые и задержанные двоичные сигналы и в моменты времени, задаваемые на их тактовых входах тактовыми импульсами с первого выхода

9 блока синхронизации, формируют решения о том, какие двоичные элементы были переданы: 0 или 1. Выходные сигналы. второго блока б регистрации запоминаются вторым регистром

2, который осуществляет также дополнительную задержку на время—

Lo так как íà его управляющий вход воздействуют тактовые импульсы с второго выхода блока 9 синхронизации (фиг. 4в ), задержанные на это вре30

3 11971 мя .относительно регистрирующих тактовых импульсов с первого выхода последнего (фиг. 4б). Выходные сигналы первого блока 5 регистрации поступают на информационный вход второго блока задержки 4, который задерживает их на время t =t + †о

3 Ч под управлением тактовых импульсов, поступающих на первый и второй тактовые входы второго блока 4 задержки, с первого и второго выходов,блока 9 синхронизации.

Двоичные сигналы с выхода второго регистра 2 и второго блока 4 задержки поступают соответственно на первый и второй входы коммутатора 7. Оба сигнала имеют одинаковую задержку относительно принимаемых двоичных сигналов, но отличаются задержкой. в их регистрации. 20

Диаграммы (фиг. 5 ) соответствуют случаю, когда длительность паузы меньше времени вхождения в фазу, сообщения. начинаются с новой фазой единичных элементов. Так как первый блок 5 регистрации принимает решения непосредственно по входным сигналам, второй блок 6 регистрации по задержанным сигналам, а блок 9 синхронизации устанавливает точное положение синхронизма после вхожде.— ния в фазу на начальном участке сообщения, то регистрация с низкой достоверностью первым блоком 5 регистрации имеет место в начале сообщения (заштрихованный участок на фиг.5а вторым блоком 6 регистрации — в конце сообщения (заштрихованный участок на фиг. 5в). Пауза не содержит синхронизирующей информации, поэтому высокая достоверность регистрации задержанных сигналов вторым блоком 6 регистрации во время паузы на информационном входе устройства поддерживается требуемой стабильностью задающих генераторов передающей и приемной сторон.

Обнаружитель 11 паузы анализирует двоичные сигналы, поступающие на . его информационный вход с выхода первого блока 5 регистрации и при обнаружении паузы между сообщениями формирует на выходе обнаружителя 11 паузы импульc (Фиг. 5r), который устанавливает в нуль счетчик 12 и в еди-.ницу триггер 13. Единичное состоя-, ние триггера 13 1 фиг. 5д) управляет коммутатором 7 таким образом, что на информационный выход устройства

4 приема коммутируется участок сообщения с выхода второго блока 4 задержки (фиг. 5б),характеризуемый регистрацией двоичных сигналов с высокой достоверностью. Счетчик 12 суммирует тактовые импульсы, поступающие с второго выхода блока 9 синхронизации и после отсчета интервала времени длительностью t формирует на своем выходе импульс, устанавливающий в нуль триггер 13. Нулевое состояние .триггера 13 (,фиг. 5д) коммутирует на информационный выход устройства участок сообщения с выхода первого регистра 2 (фиг. 5в), также характеризуемый регистрацией . двоичных сигналов с высокой достоверностью. Нулевое состояние триггера 13 подтверждается счетчиком 12 до тех пор, пока снова не будет. обнаружена пауза между сообщениями.

Задержка сигналов в первом 3 и втором 4 блоках задержки происходит следующим образом, Двоичные сигналы с информационно-. го входа блока 3, 4 задержки поступают на информационный вход элемен та 15 памяти. На первый 3 и второй

4 тактовые входы блока задержки поступают распределенные во времени и пространстве импульсы. Импульсы с первого тактового входа суммируются счетчиком 14 адреса, кодовые выходы которого подключены к адресным входам элемента 15 памяти. После установления счетчиком 14 адреса очередного адреса, содержимое выбранной им ячейки памяти считывается на вход регистра 16. Следующий затем по второму тактовому входу импульс поступает на управляющий вход элемента 15 памяти, регистра

16 и записывает в первый по тому же адресу сигнал с информационного входа, а во второй — считанный сигнал. Записанный в регистр 16 сигнал передается на выход блока 3,4 задержки. Адреса ячеек элемента 15 памяти периодически изменяются от

0 до К -1 в первом блоке 3 задержки и от 0 до — -1 во втором блоке заи

It) держки, где И=С, f. Поэтому кажцый записанный с информационного входа сигнал в элементе 15 памяти передается на выход блока 3,4 задержки через N тактов в первом блоке 3 задержки и через — тактов во втором блои

1Т1 ке 4 задержки, при этом время задержки пропорционально периоду по5 11 вторения тактирующих импульсов на втором тактовом входе блока 3,4 задержки.

Обнаружитель 11 паузы работает следующим образом.

Двоичные сигналы с выхода первого блока 5 регистрации поступают на информационный вход обнаружителя

11 паузы, сопровождающие их тактовые импульсы с второго выхода блока

9 синхронизации — на тактовый вход обнаружителя 11 паузы. Каждый тактовый импульс проходит через второй

1 элемент ИЛИ 25 на управляющий вход регистра 19 сдвига и сдвигает его содержимое на один бит вправо с одновременной записью сопровождаемого двоичного -сигнала, который проходит на.информационный вход регистра

19 Сдвига через открытый в это время третий элемент И 24 и первыйэлемент ИЛИ 18. В результате в каждом тактовом интервале (интервал между соседними тактовыми импульсами) регистр 19 сдвига содержит выборочную комбинацию, образованную двоичными сигналами, принятыми в данном и в

14 -1 предыдущих тактовых интервалах, 1 где N „ — число разрядов регистра 19 сдвига.

Каждый тактовый импульс .с тактового входа обнаружителя 11 паузы инициирует блок 26 управления, который из сиихроимпульеов, поступающих по синхронизирующему входу устройства, вырабатывает в тактовом интервале следующие управляющие сигналы: на первом выходе блока 26 уп- равления — команду рециркуляции

ll tl ° (КРЦ) в виде сигнала логическои 1 . на втором выходе — одиночный импульс, на третьем выходе — пачку из

97116 6

N> импульсов, совпадающую по времени с КРЦ и следующую после одиночного импульса.

КРЦ с второго выхода открывает

S первый элемент И 17 и, проходя через элемент НЕ 23., закрывает третий элемент И 24. Вследствие этого обнаружитель 11 паузы переводится в режим рециркуляции, в котором информацион<р ный вход обнаружителя 11 паузы запрещен, а выход регистра,19 сдвига соединен с его входом через первые элементы И 17 и ИЛИ 18.. Одиночный импульс с второго выхода блока 26 управления устанавливает в нуль суммирующий счетчик 21 Затем, пачка импульсов с. третьего выхода блока

26 управления проходит через второй элемент ИЛИ 25 на управляющий вход

zp регистра 19 сдвига и осуществляет циклический сдвиг (рециркуляцию) его содержимого. Появляющиеся при этом биты выборочной комбинации на выходе регистра 19 сдвига стробируются им25 пульсами той же пачки во втором элементе И 20 и поступают на вход суммирующего счетчика 21. По окончании пачки выборочная комбинация займет прежнее положение в регистре 19 сдви3p ra, а суммирующий счетчик 21 будет содержать число ее двоичных сигналов 1.,Если это число превьппает пороговое число в пороговом элементе

22, то последний формирует сигнал

35 обнаружения паузы, который считывается на выход обнаружителя 11 паузы, в момент действия тактового импульса на стробирующем входе порогового элемента 22 с тактового входа обнаружи46 теля 1 1 паузы (,имеется в виду случай, когда пауза представлена двоичными сигналами 1) .

1197116

Сообщение i

Паука Сообщение с + /

Со стави тель Г. Ле ран тов ич

Редактор А.Козориз Техред О.Неце

Корректор П. Пилипенко

Заказ 7632/60

Тираж 658 Подписное

ВНИИПИ Государственного комитета СССР

:по делам изобретений и открытий

113035, Москва, Ж-35,Раушская наб,, д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4