Устройство для проверки программ на сбое устойчивость

 

Изобретение относится к цифровой вычислительной технике и может быть использовано для проверки устойчивости к сбоям программы ЦВМ, имеющих средства аппратурного контроля и программную защиту от сбоев, организованную путем разбиения программ на контролируемые участки, допускающие повторное исполнение после сбоя. Устройство имитирует сигнал сбоя при совпадении содержимого регистра адреса команд ЦВМ с адресом меченой команды. Период имитации сигнала сбоя задается таймером . Изменение адреса меченой команды осуществляется автоматически с наперед задаваемым щагом имитации в каждом периоде имитации сбоя. Устройство содержит регистр, схемы сравнения, таймер, элементы И, ИЛИ, триггеры, блок модификации адреса. g . W

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) Ш4 506 ll 26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1 л ф

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЗ (211 3782170/24-24 (22) 20.08.84 (46) 15.01 86. Бюл. 92 (721 Ю.А.Смирнов, В.И.Водолазкий;

В.Л.Конищев и A.В. Долбак (53) 681.3 (088.8) (56) Авторское свидетельство СССР

1(- 879592, кл. ч 06 Г 11/12, 1980 °

Авторское свидетельство СССР

Ф 732876, кл. 5 06 F 11/00, 1978. (541 УСТРОЙСТВО ДЛЯ ПРОВЕРКИ ПРОГРАММ НА СБОЕУСТОЙЧИВОСТЬ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано для проверки устойчивости к сбоям программы ЦВМ, имеющих средства аппратурного контроля и программную защиту от сбоев, организованную путем разбиения программ на контролируемые участки, допускающие повторное исполнение после сбоя. Устройство имитирует сигнал сбоя при совпадении содержимого регистра адреса команд ЦВМ с адресом "меченой" команды. Период имитации сигнала сбоя задается таймером. Изменение адреса "меченой" команды осуществляется автоматически с наперер задаваемым шагом имитации в каждом периоде имитации сбоя. Устройство содержит регистр, схемы сравнения, таймер, элементы И, ИЛИ, триггеры, блок модификации адреса.

1205)48 2

Изобретение относится к цифровой вычислительной технике и может быть использовано для проверки устойчивости к сбоям программ ЦВМ, имеющим средства аппаратурного конт- 5 роля и программную защиту от сбоев, организованную путем разбиения программ на контролируемые участки, допускающие повторное исполнение после сбоя. !О

Цель изобретения — расширение области применения устройства путем обеспечения возможности проверки циклических программ.

На фиг. 1 изображена структур- !5 ная схема устройства для проверки программ на сбоеустойчивость; на фиг. 2 — то же, блока модификации адреса; на-фиг. 3 — таймер.

Устройство содержит группу элементов И 1, элемент И 2, схему 3 сравнения, блок 4 модификации адреса, элемент ИЛИ 5, триггеры 6 и 7, таймер 8, схему 9 сравнения, регистр 10, адресные входы 11, — 11 где И вЂ” разрядность адреса ЦВМ, первую группу входов 12 — 12ь зане сения, вторую группу входов 13, — 13„ занесения, вход 14 запуска и выход )5 устройства. Дополнительно изображе- 30 ны I)BN 16 с регистром 17 адреса ко— манд и имитатор 18 входной информации.

Блок 4 модификации адреса (фиг. 2)

35 содержит регистр )9, группу элементов И 20, группу элементов ИЛИ 21, сумматор 22, элемент 23 задержки с отводами, входы 24 — 24„ занесения, вход 25 запуска, разрядные вы- 4О ходы 26 — 26 „, выход 27 окончания работы.

1

Таймер (фиг. 3) содержит регистр 28 с триггерами 29, местным обнуляющим входом 30 и местными входами 31! — 31,„; зайесения, схему 32 сравнения, состоя щуюиз элемента ИЛИ 33, группы элемен. тов И 34, группы элементов ИЛИ 35, группы элементов И 36, элемента И 37, схемы 38 дифференцирования, потенциального выхода 39 равнозначности, импульсного выхода 40 равнозначности, счетчика 4) времени, содержащий гене. ратор 42 импульсов и счетчик 43, при этом генератор 42 импульсов содержит 55 элемент И 44, элемент НЕ 45, элемент 46 задержки, вход 47 запуска, счетчик 43 времени содержит группу триггеров 48, группу элементов И 49, кроме этого, таймер содержит элемент ИЛИ 50 51.

Устройство для проверки программ на сбоеустойчивость (фиг. 1) работает следующим образом.

В исходном состоянии триггеры 6 и 7 обнулены. Нулевой уровень с прямого выхода триггера 7 закрывает элементы И 1 и элемент И 2, а также блокирует работу таймера 8. Начальный адрес А „ . программы, проверяемой на сбоеустойчивость, заносится по входам 12, — 12„ в блок вычисления адреса, а конечный, в качестве которого выбирается адрес первой команды, выходящей за пределы программы А„ +l, — по входам 13 — 13 ан в регистр l0. С инверсного выхода триггер 6 единичный уровень присутствует на втором входе элемента И 2. Настройка таймера 8 осуществляется B зависимости от соотношения периода запуска программы или периода запуска имитатора входной информации Т и интервала времени между двумя сбоями на одном и том же контролируемом участке Т, при котором программная защита от сбоев не классифицирует их как отказ. В случае, если Т >Т, таймер настраивается на выдачу сигналов через Тт= Т после его запуска, т с если же Т« Тс, то таймер настраивается на выдачу сигналов через Т = Тэ после его зап !ска.

Вход занесения соответствующего кода константы в таймер 8 на фиг. 1 не показан. Код начальндго адреса с разрядных выходов блока 4 подается на вторые входы схем 3 и 9 сравнения.

Запуск устройства осуществляется . подачей сигнала на вход !4 запуска устройства. Этот сигнал переводит триггер 7 в единичное состояние.

Единичный уровень с прямого выхода триггера 7 запускает,-таймер 8, поступает на третий вход элемента И 2 и на вторые входы элементов И 1, разрешая прохождение потенциального кода адреса команды с разрядных выходов регистра 17 адреса команды ЦВМ 16 на первые входы схемы сравнения 3.

В случае совпадения кодов на первых и вторых входах схемы 3 сравнения, последняя выдает сигнал, который проходит через элемент И 2 на выход 15

1205148 устройства, объединяющийся с выходом схем аппаратурного контроля ЦВМ !6 (на фиг. 1 не показан). Этот же сигнал через элемент ИЛИ 5 переводит триггер 6 в единичное состояние, при этом нулевой уровень с инверсного выхода триггера 6 закрывает элемент И 2. Сигнал с выхода элемента И 2 обнуляет счетчик таймера 8, синхронизируя его работу с реальным периодом запуска программ.

В случае, если за время Т, на которое настроен таймер 8, совпадение кодов на входах схемы 3 сравне" ния не произошло, на выходе таймера 8 появляется сигнал, который переводит триггер 6 в единичное состояние, при этом нулевой уровень с инверсного выхода последнего закрывает элемент И 2, сигнал с выхо да таймера 8 является сигналом за— пуска для блока 4, который в каждом периоде запуска увеличивает значение адреса имитации сбоя на . шаг сбоя первоначальное значение адреса сбоя равняется А„ „ . В частном случае шаг сбоя может рав няться длине команды.

По завершении вычисления адреса имитации сбоя на выходе окончания работы блока 4 появляется сигнал., который переводит триггер 6 в нулевое состояние, при этом единичный уровень с его инверсного выхода поступает на второй вход элемента И 2.

При совпадении кодов на входах схемы 9 сравнения последняя выдает сигнал, который переводит триггер 7 в нулевое состояние, при этом нулевой уровень с его прямого выхода закрывает элементы И 1 и элемент И.2, и устройство завершает проверку программ на сбоеустойчивость.

Для проведения проверки программ. на сбоеустойчивость на одной ЦВМ с использованием предлагаемого устройства необходим имитатор 18 входной информации (заметим, что его запуск достаточно просто сделать периодическим). Применение имитатора позволит сравнить полученные результаты работы программы без подключенного устройства и с подключенным устройством проверки программ на сбоеустойчивость.

Проверка программ на сбоеустойчивость по реальной входной инфор!

О

55

Использование в предлагаемом устройстве новых элементов и новых связей выгодно отличает его от прототипа, так как позволяет расширить функциональные возможности за счет обеспечения возможности проверки на сбоеустойчивость циклических участков программ и обеспечения возмации возможна при наличии двух ЦВМ, ведущих параллельную обработку поступающей информации, при этом к одной из них подключено предлагаемое устройство.

Кроме проведения покомандной проверки программ на сбоеустойчивость устройство позволяет проверить программы имитацией: однократного сбоя во время выполнения "меченой" команды, что может быть обеспечено как соответствующим заданием А „ „ и

А,„+1 при шаге сбоя, равном длине команды,и настройке таймера 8 на время выполнения проверяемой программы, так и заданием только А „0< при шаге сбоя, равном нулю, и настройке таймера 8 на максимально возможное время; периодического сбоя во время выполнения "меченой" команды, при этом период задается в таймере 8, а шаг сбоя равен нулю; систематического сбоя во время выполнения "меченой" команды, при этом таймер 8 настроен на Т - О, и шаг сбоя также равен нулю.

Рассмотрим работу блока 4 модификации адреса, фиг. 2).

B исходном состоянии в регистр 19 заносится шаг сбоя (входы занесения на фиг. 2 не показаны), на предварительно обнуленный сумматор 22 заносится по входам 21 -24 код A „ ц.

При поступлении сигнала. на вход 25 запуска он задерживается на время, необходимое для перевода триггера 6 в единичное состояние, после чего с первого отвода элемента 23 задержки используется для чтения шага сбоя из регистра 19 и подачи кода шага сбоя на счетные входы сумматора 22;

Задержанный на время переходных процессов в сумматоре 22 сигнал с второго отвода элемента 23 задержки используется для реализации переносов в сумматоре. Задержанный на время реализации переносов в сумматоре 22 и на время срабатывания схемы 9 сравнения сигнал появляется на выходе 27 окончания работы.

3 12

МохНосТН покомандной проверки программ на сбоеустойчивость в автоматическом режиме.

Ф о р м у л a и s о б р е т е н и я

1.Устройство для проверки программ на сбоеустойчивость, содержащее элемент И, элемент ИЛИ, первый и вто рой триггеры, первую схему сравнения и регистр конечного адреса, причем выход сравнения первой схемы сравнения соединен с первым входом элемента И, о т л и ч а ю щ е е с я тем, что, с целью расширения облас ти применения устройства путем обеспечения возможности проверки циклических программ, в устройство введены вторая схема сравнения, группа элементов И, таймер и блок модификации appeca„ причем адресные входы устройства соединены с первыми входами элементов И группы, выходы которых соединены с соответствующими входами первой группы входов первой схемы сравнения, выход сравнения первой схемы сравнения соединен с первым входом элемента ИЛИ, выход которого соединен с единичным входом первого триггера, инверсный выход первого триггера соединен с вторым входом элемента И, выход которого соединен с входом записи таймера и является выходом сбоя устройства, группа входов блока модификации адреса соединена с группой входов установки начального адреса устройства, группа вы ходов блока модификации адреса соединена с второй группой входов первой схемы сравнения и первой группой входов второй схемы сравнения, выход сравнения которой сое05748 б динен с нулевым входом второго триггера, входы установки конечного адреса устройства соединены с информационными входами регистра конечного адреса, группа информационных выходов которого соединена с второй группой входоВ второй схемы сравнения, вход пуска устройства соединен с единичным входом второ10 ro триггера, прямой выход которого соединен с вторыми входами элементов И группы, с третьим входом элемента И, с входом запуска таймера, выход окончания временного интерва15 ла которого соединен с вторым входом элемента ИЛИ и входом запуска блока модификации адреса; выход окончания работы которого соединен с нулевым

1входом первого триггера.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок модификации адреса содержит регистр, сумматор, группу элементов И, группу элементов ИЛИ и элемент задержки, причем первые входы элементов ИЛИ группы подключены к соответствующим входам группы входов блока, вторые входы элементов ИЛИ группы соединены с выходами соответствующих элементов И группы, первые входы которых объединены и подключены к первому выходу элемента задержки, вторые входы эле-ментов И группы соединены с соответст. вующими разрядными выходами регистра, 35 выходы элементов ИЛИ группы соединены с соответствующими информационными входами сумматора, группа выходов которого является группой выходов

4О блока :вход переноса сумматора соединен с вторым выходом элемента задержки, третий выход которого является выходом окончания работы блока.

)205148

Составитель И.Сигалов

Техред А.Ач Корр ек тор Г. Реше тник .

Редактор М. Келемеш

Закаэ 8536/51

Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г, Ужгород, ул.Проектная, 4