Устройство контроля однокристального микроконтроллера



Устройство контроля однокристального микроконтроллера
Устройство контроля однокристального микроконтроллера
Устройство контроля однокристального микроконтроллера

 


Владельцы патента RU 2248606:

Российская Федерация в лице Министерства Российской Федерации по атомной энергии - Минатом РФ (RU)
Федеральное государственное унитарное предприятие "Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики" - ФГУП РФЯЦ-ВНИИЭФ (RU)

Изобретение относится к цифровой вычислительной технике и может быть использовано в автоматизированных системах для контроля ЭВМ. Техническим результатом является возможность осуществления управления этим устройством и возможность его обслуживания (ремонта) самим пользователем. Устройство содержит блок коммутации, проверяемый микроконтроллер, блок постоянных запоминающих устройств проверяемого микроконтроллера, блок оперативных запоминающих устройств, ПЭВМ, управляющий микроконтроллер, блок 7 последовательного интерфейса, блок индикации, блок коммутации последовательного интерфейса, блок формирования сигнала начальной установки блока формирования адресов ПЗУ, блок формирования адресов ПЗУ проверяемого микроконтроллера, блок дешифрации управляющих сигналов, блок чтения данных, блок записи ОЗУ, блок констант доступа к памяти проверяемого микроконтроллера, блок формирования адресов проверяемого микроконтроллера, блок формирования сигнала начальной установки управляющего микроконтроллера, блок чтения ОЗУ, блок формирования адресов ОЗУ и шины питания. 3 ил.

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в автоматизированных системах для контроля микроЭВМ, содержащих цифровые входы - выходы.

Известно устройство контроля однокристального микроконтроллера (см. А.С. СССР №1578716 от 22.07.88, МКИ: G 06 F 11/26, "Устройство для контроля микроЭВМ", Ткаченко А.М., Варго В.Л., Тютюнников Н.В., опубл. 15.07.90, Бюл. №26), содержащее блок ввода - вывода информации, два счетчика, пять регистров, индикатор, два блока памяти, блок ключей, элемент И, блок цифроаналоговых преобразователей, блок аналого-цифровых преобразователей, два аналоговых коммутатора, блок аналоговых ключей, блок регистров, цифровой коммутатор, схему сравнения, элемент ИЛИ и два блока элементов И. Вход "Пуск" устройства соединен с входами "Сброс" счетчиков и блока ввода - вывода информации первого регистра и является выходом устройства для подключения (контроля) микроЭВМ (микроконтроллера). Первый выход блока ввода - вывода соединен с входом установки второго счетчика и информационным входом первого блока памяти. Второй выход блока ввода - вывода соединен с входом ввода информации второго блока памяти. Первый информационный выход второго блока памяти через блок ключей подключен к входам - выходам устройства для подключения микроЭВМ и информационному входу второго регистра. Адресный вход первого блока памяти соединен с выходом второго счетчика. Счетный вход второго счетчика подключен к тактовому входу устройства для подключения микроЭВМ. Вход "Чтение" первого блока памяти соединен с входом "Запрос ввода - вывода" устройства для подключения микроЭВМ. Вход признака "Ввод" устройства для подключения микроЭВМ подключен к первому входу элемента И и управляющему входу блока ключей. Вход признака "Вывод" устройства для подключения микроЭВМ соединен со вторым входом элемента И и синхровходом второго регистра. Информационный выход первого блока памяти и второй информационный выход второго блока памяти подключены к соответствующим информационным входам первого регистра. Выходы первого счетчика и второго регистра подключены к соответствующим адресным входам второго блока памяти. Вход "Чтение" второго блока памяти соединен с входом запроса ввода - вывода устройства для подключения микроЭВМ. Выход элемента И соединен с входом управления записью первого регистра. Выход первого регистра соединен с входом индикатора. Вход "Пуск" устройства соединен с входами "Сброс" третьего, четвертого и пятого регистров. Выход третьего регистра подключен к третьему адресному входу второго блока памяти. Третий информационный вход второго блока памяти подключен к управляющим входам цифрового коммутатора, первого и второго аналоговых коммутаторов, к информационным входам четвертого и пятого регистров, к входу "Пуск" блока регистров, к первым входам первого и второго блоков элементов И. Информационный вход третьего регистра соединен с выходом цифрового коммутатора. Выходы второго регистра и блока аналого-цифровых преобразователей соединены с соответствующими информационными входами цифрового коммутатора. Первый и второй входы схемы сравнения подключены, соответственно, к выходам третьего и четвертого регистров. Выход схемы сравнения подключен к входу данных блока регистров. Цифровой выход блока регистров соединен с первым информационным входом блока цифро-аналоговых преобразователей. Выход "Завершение преобразования" блока регистров соединен с первым входом элемента ИЛИ. Выход пятого регистра соединен со вторым информационным входом блока цифро-аналоговых преобразователей. Аналоговый выход блока цифро-аналоговых преобразователей через первый аналоговый коммутатор и блок аналоговых ключей подключен к входам - выходам устройства для подключения микроЭВМ. Входы - выходы устройства для подключения микроЭВМ через второй аналоговый коммутатор подключены также к аналоговому входу блока аналого-цифровых преобразователей. Вторые входы первого и второго блоков элементов И и элемента ИЛИ соединены, соответственно, с выходами "Вывод", "Ввод" и "Запрос ввода - вывода" устройства для подключения микроЭВМ. Выходы первого и второго блоков элементов И и элемента ИЛИ соединены, соответственно, с входом "Пуск" блока аналого-цифровых преобразователей, управляющим входом блока аналоговых ключей и счетным входом первого счетчика.

Недостатком известного устройства является невозможность определения конкретных тестовых команд, выполненных неправильно, из-за отсутствия возможности детального сравнения и отображения для пользователя указанных команд.

Известно устройство контроля однокристального микроконтроллера (см. ЩЦМ 1.142.025 ТО утв. 1986 г., ОАО “НИИПМ”, г.Воронеж), взятое за прототип и содержащее измерительную головку (проверяемый микроконтроллер), блок цифрового суммирования, блок тестовых последовательностей (блок постоянных запоминающих устройств проверяемого микроконтроллера), блок памяти ошибок (блок оперативных запоминающих устройств), программируемый генератор импульсов, генератор произвольных последовательностей, блок управления, блок измерителей-источников, блок аналого-цифрового преобразователя, коммутационную матрицу (блок коммутации), блок задания уровней, персональную электронно-вычислительную машину (персональную ЭВМ). Выход коммутационной матрицы соединен с первым входом измерительной головки, первый выход которой соединен с первым входом блока цифрового суммирования, первым входом блока управления, первым входом блока тестовых последовательностей, вторым выходом программируемого генератора импульсов, входом-выходом генератора произвольных последовательностей, выходом блока аналого-цифрового преобразователя, первым входом коммутационной матрицы и входом блока задания уровней, выход которого соединен со вторым входом измерительной головки. Первый выход блока цифрового суммирования соединен с третьим входом измерительной головки, второй выход которой соединен со вторым входом блока цифрового суммирования, второй выход которого соединен с четвертым входом измерительной головки. Первый выход блока тестовых последовательностей соединен с первым входом блока памяти ошибок. Второй выход блока тестовых последовательностей соединен с третьим входом блока цифрового суммирования, третий выход которого соединен со вторым входом блока управления, третьим входом блока памяти ошибок и первым входом программируемого генератора импульсов, первый выход которого соединен со вторым входом блока тестовых последовательностей и пятым входом блока памяти ошибок. Первый, второй и третий выходы генератора произвольных последовательностей, соответственно, соединены с четвертым, пятым и восьмым входами блока цифрового суммирования. Четвертый выход генератора произвольных последовательностей соединен со вторым входом блока памяти ошибок. Группа выходов программируемого генератора импульсов соединена с соответствующей группой входов блока цифрового суммирования. Первый выход блока управления соединен со вторым входом программируемого генератора импульсов, второй выход блока управления соединен с входом блока измерителей источников, первый выход которого соединен со вторым входом блока коммутации. Второй выход блока измерителей-источников соединен с первым входом блока аналого-цифрового преобразователя, вход-выход блока управления соединен с выходом-входом персональной ЭВМ.

Недостатками известного устройства являются сложность управления для пользователя, поскольку пользователю необходимо приобретение специальных навыков, и невозможность обслуживания (ремонт) пользователем, поскольку известное устройство имеет очень сложную электрическую схему.

Задачей, решаемой предлагаемым изобретением, является создание устройства контроля однокристального микроконтроллера, обладающего простотой управления для пользователя и возможностью обслуживания.

Технический результат, заключающийся в простоте управления для пользователя и возможности обслуживания, достигается тем, что в устройство контроля однокристального микроконтроллера, содержащее блок коммутации, первый выход которого соединен с первым входом проверяемого микроконтроллера, блок постоянных запоминающих устройств (ПЗУ) проверяемого микроконтроллера, блок оперативных запоминающих устройств (ОЗУ), персональную ЭВМ и шины питания, введены управляющий микроконтроллер, блок последовательного интерфейса, блок индикации, блок коммутации последовательного интерфейса, блок формирования сигнала начальной установки блока формирования адресов ПЗУ, блок формирования адресов ПЗУ проверяемого микроконтроллера, блок дешифрации управляющих сигналов, блок чтения данных, блок записи ОЗУ, блок констант доступа к памяти проверяемого микроконтроллера, блок формирования адресов проверяемого микроконтроллера, блок формирования сигнала начальной установки управляющего микроконтроллера, блок чтения ОЗУ и блок формирования адресов ОЗУ, блок коммутации снабжен входом и дополнительным выходом, проверяемый микроконтроллер снабжен пятью дополнительными входами, двумя дополнительными группами входов и тремя дополнительными выходами, а блок ПЗУ проверяемого микроконтроллера снабжен тремя дополнительными входами и дополнительным выходом, при этом вход и выход персональной ЭВМ соединены, соответственно, с первыми выходом и входом блока последовательного интерфейса, вторые вход и выход которого соединены, соответственно, с первыми выходом и входом блока коммутации последовательного интерфейса, вторые вход и выход которого соединены, соответственно, с первыми выходом и входом управляющего микроконтроллера, третьи вход и выход соединены, соответственно, с первыми выходом и вторым входом проверяемого микроконтроллера, а четвертый вход соединен с первым входом блока констант доступа к памяти проверяемого микроконтроллера и вторым выходом управляющего микроконтроллера, второй вход которого соединен со вторым выходом блока коммутации, входом блока формирования сигнала начальной установки блока формирования адресов ПЗУ, третьим входом проверяемого микроконтроллера и первым входом блока индикации, второй, третий, четвертый и пятый входы которого соединены с соответствующими шинами питания устройства, выход блока формирования сигнала начальной установки блока формирования адресов ПЗУ соединен с первым входом блока формирования адресов ПЗУ проверяемого микроконтроллера, второй вход и группа выходов которого соединены, соответственно, со вторым выходом проверяемого микроконтроллера и группой входов блока ПЗУ проверяемого микроконтроллера, вход и первый дополнительный вход которого соединены, соответственно, с третьим и четвертым выходами управляющего микроконтроллера, пятый выход которого соединен с первым дополнительным входом проверяемого микроконтроллера, третий выход которого соединен с входом блока коммутации, третий и дополнительный выходы которого соединены, соответственно, со вторым и третьим дополнительными входами проверяемого микроконтроллера, первый дополнительный вход которого соединен со вторым дополнительным входом блока ПЗУ проверяемого микроконтроллера, третий дополнительный вход которого соединен с четвертым дополнительным входом проверяемого микроконтроллера, первым входом блока записи ОЗУ и шестым выходом управляющего микроконтроллера, первая группа выходов которого соединена с группой входов блока дешифрации управляющих сигналов, группа выходов которого соединена с группой входов блока коммутации, седьмой и восьмой выходы управляющего микроконтроллера соединены, соответственно, со входом блока чтения данных и вторым входом блока записи ОЗУ, девятый и десятый выходы соединены, соответственно, с первым и вторым входами блока формирования адресов ОЗУ, одиннадцатый и двенадцатый выходы соединены, соответственно, со вторым и третьим входами блока констант доступа к памяти проверяемого микроконтроллера, тринадцатый выход соединен со входом блока формирования адресов проверяемого микроконтроллера, третий вход соединен с выходом блока формирования сигнала начальной установки управляющего микроконтроллера, четвертый вход соединен с выходом блока ПЗУ проверяемого микроконтроллера, а группа входов соединена с группой выходов блока чтения данных и группой выходов блока чтения ОЗУ, первая группа входов которого соединена с группой выходов блока ОЗУ, а вторая группа входов соединена с первой группой входов блока ОЗУ и второй группой выходов управляющего микроконтроллера, третья группа выходов которого соединена с группой входов блока констант доступа к памяти проверяемого микроконтроллера, первая группа выходов которого соединена с первой группой входов проверяемого микроконтроллера и первой группой выходов блока формирования адресов проверяемого микроконтроллера, вторая группа выходов которого соединена со второй группой входов проверяемого микроконтроллера и второй группой выходов блока констант доступа к памяти проверяемого микроконтроллера, а группа входов соединена с группой входов блока формирования адресов ОЗУ, второй группой входов блока ОЗУ, третья группа входов которого соединена с группой выходов блока записи ОЗУ, третий вход которого соединен со вторым дополнительным выходом проверяемого микроконтроллера, третий дополнительный выход которого соединен со входом блока ОЗУ и третьим входом блока формирования адресов ОЗУ, пятый дополнительный вход и третья группа входов соединена, соответственно, с дополнительным выходом и группой выходов блока ПЗУ проверяемого микроконтроллера, первая группа выходов соединена с группой входов блока чтения данных и первой группой входов блока записи ОЗУ, а вторая, третья и четвертая группы выходов соединены, соответственно, со второй, третьей и четвертой группами входов блока записи ОЗУ.

Указанная совокупность признаков позволяет достичь простоты управления для пользователя за счет возможности сравнения, обработки и отображения полученной информации, и возможности обслуживания за счет простоты схемы.

На фиг.1 приведена функциональная схема устройства контроля однокристального микроконтроллера; на фиг.2 и фиг.3 приведены блок-схемы алгоритма работы, соответственно, управляющего микроконтроллера и персональной ЭВМ (ПЭВМ).

Устройство контроля однокристального микроконтроллера содержит (см. фиг.1) блок 1 коммутации (БК), проверяемый микроконтроллер 2 (ПМ), блок 3 постоянных запоминающих устройств проверяемого микроконтроллера (БПЗУПМ), блок 4 оперативных запоминающих устройств (БОЗУ), ПЭВМ 5, управляющий микроконтроллер 6 (УМ), блок 7 последовательного интерфейса (БПИ), блок 8 индикации (БИ), блок 9 коммутации последовательного интерфейса (БКПИ), блок 10 формирования сигнала начальной установки блока формирования адресов ПЗУ (БФСНУБФАПЗУ), блок 11 формирования адресов ПЗУ проверяемого микроконтроллера (БФАПЗУПМ), блок 12 дешифрации управляющих сигналов (БДУС), блок 13 чтения данных (БЧД), блок 14 записи ОЗУ (БЗОЗУ), блок 15 констант доступа к памяти проверяемого микроконтроллера (БКДКППМ), блок 16 формирования адресов проверяемого микроконтроллера (БФАПМ), блок 17 формирования сигнала начальной установки управляющего микроконтроллера (БФСНУУМ), блок 18 чтения ОЗУ (БЧОЗУ) и блок 19 формирования адресов ОЗУ (БФАОЗУ).

Первый выход БК 1 соединен с первым входом ПМ 2. Вход и выход ПЭВМ 5 соединены, соответственно, с первыми выходом и входом БПИ 7. Вторые вход и выход БПИ 7 соединены, соответственно, с первыми выходом и входом БКПИ 9. Вторые вход и выход БКГТИ 9 соединены, соответственно, с первыми выходом и входом УМ 6. Третьи вход и выход БКПИ 9 соединены, соответственно, с первыми выходом и вторым входом ПМ 2, а четвертый вход БКПИ 9 соединен с первым входом БКДКППМ 15 и вторым выходом УМ 6. Второй вход УМ 6 соединен со вторым выходом БК 1, входом БФСНУБФАПЗУ 10, третьим входом ПМ 2 и первым входом БИ 8. Второй, третий, четвертый и пятый входы БИ 8 соединены с соответствующими шинами питания устройства. Выход БФСНУБФАПЗУ 10 соединен с первым входом БФАПЗУПМ 11. Второй вход и группа выходов БФАПЗУПМ 11 соединены, соответственно, со вторым выходом ПМ 2 и группой входов БПЗУПМ 3. Вход и первый дополнительный вход БПЗУПМ 3 соединены, соответственно, с третьим и четвертым выходами УМ 6. Пятый выход УМ 6 соединен с первым дополнительным входом ПМ 2. Третий выход ПМ 2 соединен с входом БК 1. Третий и дополнительный выходы БК 1 соединены, соответственно, со вторым и третьим дополнительными входами ПМ 2. Первый дополнительный выход ПМ 2 соединен со вторым дополнительным входом БПЗУПМ 3. Третий дополнительный вход БПЗУПМ 3 соединен с четвертым дополнительным входом ПМ 2, первым входом БЗОЗУ 14 и шестым выходом УМ 6. Первая группа выходов УМ 6 соединена с группой входов БДУС 12. Группа выходов БДУС 12 соединена с группой входов БК 1. Седьмой и восьмой выходы УМ 6 соединены, соответственно, со входом БЧД 13 и вторым входом БЗОЗУ 14. Девятый и десятый выходы УМ 6 соединены, соответственно, с первым и вторым входами БФАОЗУ 19. Одиннадцатый и двенадцатый выходы УМ 6 соединены, соответственно, со вторым и третьим входами БКДКППМ 15. Тринадцатый выход УМ 6 соединен со входом БФАПМ 16. Третий вход УМ 6 соединен с выходом БФСНУУМ 17. Четвертый вход УМ 6 соединен с выходом БПЗУПМ 3, а группа входов соединена с группой выходов БЧД 13 и группой выходов БЧОЗУ 18. Первая группа входов БЧОЗУ 18 соединена с группой выходов БОЗУ 4. Вторая группа входов БЧОЗУ 18 соединена с первой группой входов БОЗУ 4 и второй группой выходов УМ 6. Третья группа выходов УМ 6 соединена с группой входов БКДКППМ 15. Первая группа выходов БКДКППМ 15 соединена с первой группой входов ПМ 2 и первой группой выходов БФАПМ 16. Вторая группа выходов БФАПМ 16 соединена со второй группой входов ПМ 2 и второй группой выходов БКДКППМ 15. Группа входов БФАПМ 16 соединена с группой входов БФАОЗУ 19, второй группой входов БОЗУ 4. Третья группа входов БОЗУ 4 соединена с группой выходов БЗОЗУ 14. Третий вход БЗОЗУ 14 соединен со вторым дополнительным выходом ПМ 2. Третий дополнительный выход ПМ 2 соединен со входом БОЗУ 4 и третьим входом БФАОЗУ 19. Пятый дополнительный вход и третья группа входов ПМ 2 соединена, соответственно, с дополнительным выходом и группой выходов БПЗУПМ 3. Первая группа выходов ПМ 2 соединена с группой входов БЧД 13 и первой группой входов БЗОЗУ 14. Вторая, третья и четвертая группы выходов ПМ 2 соединены, соответственно, со второй, третьей и четвертой группами входов БЗОЗУ 14.

БК 1 может быть выполнен на трех реле РПС45, двух микросхемах 1109КТ4Б, шести диодах 2Д510А, двух кварцевых резонаторах и четырех конденсаторах, при этом выходы микросхемы 1109КТ4Б подключены к отрицательным полюсам обмоток реле, диоды подключены параллельно обмоткам реле, причем катоды диодов подключены к положительному полюсу обмотки соответствующего реле, к выводам кварцевых резонаторов подключены по два конденсатора, вторые выводы которых подключены к шине "земля", в свою очередь, выводы кварцевых резонаторов подключены к разным группам одного из реле. ПМ 2 может быть выполнен на микросхемах Н1830ВЕ31 (Н1830ВЕ51), 2ИЛИ-НЕ 555ЛЛ1 и восьми резисторах, при этом каждый из восьми входов-выходов ADO-AD7 микросхемы Н1830ВЕ31 подключен к резисторам, выход микросхемы Н1830ВЕ31 подключен к первому входу 555ЛЛ1, первый выход 555ЛЛ1 подключен к третьему и пятому входу 555ЛЛ1. БПЗУПМ 3 может быть выполнен на двух микросхемах 27С512 и регистре 555ИР22, при этом шина данных первой микросхемы 27С512 подключена к информационным входам регистра 555ИР22. БОЗУ 4 может быть выполнен на четырех микросхемах КР537РУ 10. ПЭВМ 5 может быть выполнена на ЭВМ типа IBM PC с операционной системой Windows 95/98, Windows NT 4.0 или Windows 2000. УМ 6 может быть выполнен на микросхемах Н1830ВЕ51, 564ЛА10, 2И-НЕ 555ЛА3, 2И 555ЛИ1, ИЛИ-НЕ 555ЛН1, кварцевом резонаторе, двух конденсаторах, при этом к выводам кварцевого резонатора подключены два конденсатора, вторые выводы которых подключены к шине "земля", в свою очередь, выводы кварцевого резонатора подключены на входы микросхемы Н1830ВЕ51 X1 и Х2, выходы и микросхемы H1830BE51 подключены, соответственно, к первому и второму входам 555ЛН1, первый выход которой подключен ко второму, четвертому, шестому, восьмому входам первой микросхемы 555ЛА3 и второму входу второй микросхемы 555ЛА3, второй выход 555ЛН1 подключен к второму и третьему входам 55ЛИ1, выходы А12-А15 микросхемы H1830BE51 подключены, соответственно, к первому, третьему, пятому и седьмому входам первой микросхемы 555ЛА3, выходы А15, А14 микросхемы H1830BE51 подключены, соответственно, к первому и третьему входам 555ЛИ1, выходы A11, P1.7 микросхемы Н1830ВЕ51 подключены, соответственно, к первому и третьему входам второй микросхемы 555ЛА3, выход микросхемы H1830BE51 подключается к первому и второму входам 564ЛА10. БПИ 7 может быть выполнен по схеме, представленной в книге "Искусство схемотехники" Хоровица П. и Хилла У., издательство "МИР", 1998 г., стр.630, 631, рис.9.31. БИ 8, может быть выполнен на пяти светодиодах 3Л341Г и пяти резисторах, при этом катоды светодиодов подключены к резисторам, вторые выводы резисторов подключены к шине "земля". БКПИ 9 может быть выполнен на микросхемах 2ИЛИ 555ЛЛ1 и 2И 55ЛИ1, при этом первый и второй выходы 555ЛЛ1 подключены, соответственно, к первому и второму входу 555ЛИ1. БФСНУБФАПЗУ 10 может быть выполнен на микросхемах 564ТЛ1, 564ЛА10 и интегрирующей цепочки из резистора и конденсатора, при этом выход интегрирующей цепочки подключен к первому входу микросхемы 564ТЛ1, первый выход микросхемы 564ТЛ1 подключен ко второму входу микросхемы 564ТЛ1, второй выход микросхемы 564ТЛ1 подключается к входу микросхемы 564ЛА10. БФАПЗУПМ 11 может быть выполнен на трех двоичных счетчиках 555ИЕ5, включенных между собой последовательно. БДУС 12 может быть выполнен на микросхемах 555ИД7 и 555ЛН1, при этом выходы дешифратора 555ИД7 инвертируются через элементы ИЛИ-НЕ микросхем 555ЛН1. БЧД 13 может быть выполнен на регистре 555ИР22. БЗОЗУ 14 может быть выполнен на трех микросхемах 555ИР22 и микросхеме 555ИР23. БКДКППМ 15 может быть выполнен на двух микросхемах 555ИР22. БФАПМ 16 может быть выполнен на двух микросхемах 555ИР22. БФСНУУМ 17 может быть выполнен на микросхемах 564ТЛ1, 564ЛА10 и интегрирующей цепочки из резистора и конденсатора, при этом выход интегрирующей цепочки подключен к первому входу микросхемы 564ТЛ1, первый выход микросхемы 564ТЛ1 подключен ко второму входу микросхемы 564ТЛ1, второй выход микросхемы 564ТЛ1 подключен к входу микросхемы 564ЛА10. БЧОЗУ 18 может быть выполнен на четырех микросхемах 555ИР22 и четырех резисторах, при этом каждый вход микросхем “разрешение записи” подключен к шине питания через резистор. БФАОЗУ 19 может быть выполнен на микросхемах 2И-НЕ 555ЛАЗ и трех двоичных счетчиках 555ИЕ5, при этом выход элемента 2И-НЕ подключен к счетному входу первого счетчика, все счетчики 555ИЕ5 включены между собой последовательно. Выполнение вышеуказанных блоков на фиг.1 не показано.

Устройство контроля однокристального микроконтроллера работает следующим образом.

Запускается на выполнение программа на ПЭВМ 5, блок-схема программы представлена на фиг.3. Программа обеспечивает выбор режимов работы, выдачу на устройство соответствующих управляющих команд, прием информации от устройства и сравнение ее с эталонной. Режимы работы включают самоконтроль устройства, контроль внутренней программы микроконтроллера 2 (Н1830ВЕ51 без бита защиты / с битом защиты) и контроль микроконтроллера 2 (Н1830ВЕ31) при выбранной частоте и номере блока тестовых данных.

Включается питание устройства. БИ 8 показывает, что питание включено, а БФСНУУМ 17 формирует сигнал сброса для УМ 6. Далее УМ 6 начинает работать по внутренней программе, которая представлена в виде блок-схемы на фиг.2. Данная программа обеспечивает работу устройства в зависимости от выбранного режима, передачу на ПЭВМ 5 информации от устройства для сравнения ее с эталонной. Режимы работы включают самоконтроль устройства, контроль внутренней программы микроконтроллера 2 (Н1830ВЕ51 без бита защиты / с битом защиты) и контроль микроконтроллера 2 (Н1830ВЕ31) при выбранной частоте и номере блока тестовых данных. Режимы работы выбираются по команде от ПЭВМ 5.

УМ 6 выдает контрольную последовательность в БКПИ 9, которая сигнализирует о готовности устройства. БКПИ 9, в свою очередь, транслирует эту последовательность в ПЭВМ 5 через БПИ 7. В режиме контроля Н1830ВЕ31 (самоконтроля) ПЭВМ 5 дает УМ 6 через БПИ 7 и БКПИ 9 команду на контроль Н1830ВЕ31 (самоконтроль), номер блока и выбранную частоту. УМ 6 формирует сигналы для БФАОЗУ 19 (приводя тем самым его в исходное состояние), БДУС 12, который, в свою очередь, дешифрирует их для БК 1. БК 1 подает сигналы для БИ 8 (который выдает индикацию о режиме контроля), ПМ 2, БФСНУБФАПЗУ 10 и УМ 6. УМ 6 формирует сигнал сброса для ПМ 2. ПМ 2 начинает выполнять тестовую программу, которая находится в БПЗУПМ 3. Адреса для БПЗУПМ 3 поступают с БФАПЗУПМ 11. Состояния всех четырех портов ПМ 2 защелкиваются в БЗОЗУ 14, а далее происходит их запись в БОЗУ 4 по сигналу записи из ПМ 2. Адреса для БОЗУ 4 поступают с БФАОЗУ 19. УМ 6 ждет сигнала о конце контроля от БПЗУПМ 3. Как только УМ 6 получает этот сигнал, он формирует сигналы для БФАОЗУ 19 (приводя тем самым его в исходное состояние), БДУС 12, который, в свою очередь, дешифрирует их для БК 1. БК 1 снимает питание с ПМ 2 и подает сигнал для БИ 8 (который снимает индикацию о контроле). На следующем этапе УМ 6 читает сохраненные данные в БОЗУ 4. Обращение УМ 6 к БОЗУ 4 происходит через БЧОЗУ 18. При этом УМ 6 подает сигнал и на БФАОЗУ 19. БФАОЗУ 19 формирует адреса для БОЗУ 4. УМ 6 после чтения каждого байта сохраненных данных в БОЗУ 4 транслирует его в ПЭВМ 5 через БКПИ 9 и БПИ 7. После получения всей информации программа на ПЭВМ 5 обрабатывает ее и выдает визуальный результат о проверенном микроконтроллере 2. Далее можно провести контроль для другого микроконтроллера.

В режиме контроля Н1830ВЕ51 без бита защиты, ПЭВМ 5, через БПИ 7 и БКПИ 9 дает УМ 6 команду на контроль. УМ 6 формирует сигналы для БФАОЗУ 19 (приводя тем самым его в исходное состояние), БДУС 12, который, в свою очередь, дешифрирует их для БК 1. БК 1 подает сигналы для БИ 8 (который выдает индикацию о режиме контроль), ПМ 2 и УМ 6. УМ 6 формирует сигнал сброса для ПМ 2. Адреса с БФАОЗУ 19 через БФАПМ 16 выставляются на ПМ2. Далее УМ6 через БЧД 13 считывает коды внутренней программы ПМ 2 и передает их на ПЭВМ 5 через БКПИ 9 и БПИ 7 для дальнейшего сравнения. После получения всей информации программа на ПЭВМ 5 обрабатывает ее и выдает визуальный результат о проверенном микроконтроллере. Далее можно провести контроль для другого микроконтроллера.

В режиме контроля Н1830ВЕ51 с битом защиты, ПЭВМ 5, через БПИ 7 и БКПИ 9 дает УМ 6 команду на контроль, константы доступа к памяти проверяемого микроконтроллера и первый код программы, находящейся в проверяемом микроконтроллере 2. УМ 6 записывает константы доступа к памяти проверяемого микроконтроллера в БКДКППМ 15 и настраивает свой последовательный канал с помощью БКПИ 9 на ПМ 2. УМ 6 формирует сигналы для БФАОЗУ 19 (приводя тем самым его в исходное состояние), БДУС 12, который, в свою очередь, дешифрирует их для БК 1. БК 1 подает сигналы для БИ 8 (который выдает индикацию о режиме контроль), ПМ 2 и УМ 6. УМ 6 формирует сигнал сброса для ПМ 2. Далее УМ 6 через БКПИ 9 выдает в ПМ 2 первый байт программы. ПМ 2 отвечает “ДА”, если байт совпал и “НЕТ”, если не совпал. УМ 6 настраивает последовательный канал на ПЭВМ 5 с помощью БКПИ 9 и транслирует ответ от ПМ 2 на ПЭВМ 5 через БКПИ 9 и БПИ 7.

В ответ УМ 6 получает следующий байт программы ПМ 2 и операции повторяются до полной проверки внутренней программы проверяемого микроконтроллера 2. После получения всей информации программа на ПЭВМ 5 обрабатывает ее и выдает визуальный результат о проверенном микроконтроллере 2. Далее можно провести контроль для другого микроконтроллера.

Таким образом, описание работы подтверждает работоспособность заявляемого устройства. Простота управления для пользователя достигается за счет возможности сравнения, обработки и отображения полученной информации. Возможность обслуживания достигается за счет простоты схемы. Кроме того, устройство имеет малые габаритно-массовые характеристики за счет замены морально-устаревшей элементной базы на новую.

Изготовлен опытный образец, испытания которого подтвердили осуществимость и практическую ценность заявляемого объекта.

Устройство контроля однокристального микроконтроллера, содержащее блок коммутации, первый выход которого соединен с первым входом проверяемого микроконтроллера, блок ПЗУ проверяемого микроконтроллера, блок ОЗУ, персональную ЭВМ и шины питания, отличающееся тем, что в него введены управляющий микроконтроллер, блок последовательного интерфейса, блок индикации, блок коммутации последовательного интерфейса, блок формирования сигнала начальной установки блока формирования адресов ПЗУ, блок формирования адресов ПЗУ проверяемого микроконтроллера, блок дешифрации управляющих сигналов, блок чтения данных, блок записи ОЗУ, блок констант доступа к памяти проверяемого микроконтроллера, блок формирования адресов проверяемого микроконтроллера, блок формирования сигнала начальной установки управляющего микроконтроллера, блок чтения ОЗУ и блок формирования адресов ОЗУ, блок коммутации снабжен входом и дополнительным выходом, проверяемый микроконтроллер снабжен пятью дополнительными входами, двумя дополнительными группами входов и тремя дополнительными выходами, а блок ПЗУ проверяемого микроконтроллера снабжен тремя дополнительными входами и дополнительным выходом, при этом вход и выход персональной ЭВМ соединены соответственно с первыми выходом и входом блока последовательного интерфейса, вторые вход и выход которого соединены соответственно с первыми выходом и входом блока коммутации последовательного интерфейса, вторые вход и выход которого соединены соответственно с первыми выходом и входом управляющего микроконтроллера, третьи вход и выход соединены соответственно с первыми выходом и вторым входом проверяемого микроконтроллера, а четвертый вход соединен с первым входом блока констант доступа к памяти проверяемого микроконтроллера и вторым выходом управляющего микроконтроллера, второй вход которого соединен со вторым выходом блока коммутации, входом блока формирования сигнала начальной установки блока формирования адресов ПЗУ, третьим входом проверяемого микроконтроллера и первым входом блока индикации, второй, третий, четвертый и пятый входы которого соединены с соответствующими шинами питания устройства, выход блока формирования сигнала начальной установки блока формирования адресов ПЗУ соединен с первым входом блока формирования адресов ПЗУ проверяемого микроконтроллера, второй вход и группа выходов которого соединены соответственно со вторым выходом проверяемого микроконтроллера и группой входов блока ПЗУ проверяемого микроконтроллера, вход и первый дополнительный вход которого соединены соответственно с третьим и четвертым выходами управляющего микроконтроллера, пятый выход которого соединен с первым дополнительным входом проверяемого микроконтроллера, третий выход которого соединен с входом блока коммутации, третий и дополнительный выходы которого соединены соответственно со вторым и третьим дополнительными входами проверяемого микроконтроллера, первый дополнительный выход которого соединен со вторым дополнительным входом блока ПЗУ проверяемого микроконтроллера, третий дополнительный вход которого соединен с четвертым дополнительным входом проверяемого микроконтроллера, первым входом блока записи ОЗУ и шестым выходом управляющего микроконтроллера, первая группа выходов которого соединена с группой входов блока дешифрации управляющих сигналов, группа выходов которого соединена с группой входов блока коммутации, седьмой и восьмой выходы управляющего микроконтроллера соединены соответственно со входом блока чтения данных и вторым входом блока записи ОЗУ, девятый и десятый выходы соединены соответственно с первым и вторым входами блока формирования адресов ОЗУ, одиннадцатый и двенадцатый выходы соединены соответственно со вторым и третьим входами блока констант доступа к памяти проверяемого микроконтроллера, тринадцатый выход соединен со входом блока формирования адресов проверяемого микроконтроллера, третий вход соединен с выходом блока формирования сигнала начальной установки управляющего микроконтроллера, четвертый вход соединен с выходом блока ПЗУ проверяемого микроконтроллера, а группа входов соединена с группой выходов блока чтения данных и группой выходов блока чтения ОЗУ, первая группа входов которого соединена с группой выходов блока ОЗУ, а вторая группа входов соединена с первой группой входов блока ОЗУ и второй группой выходов управляющего микроконтроллера, третья группа выходов которого соединена с группой входов блока констант доступа к памяти проверяемого микроконтроллера, первая группа выходов которого соединена с первой группой входов проверяемого микроконтроллера и первой группой выходов блока формирования адресов проверяемого микроконтроллера, вторая группа выходов которого соединена со второй группой входов проверяемого микроконтроллера и второй группой выходов блока констант доступа к памяти проверяемого микроконтроллера, а группа входов соединена с группой входов блока формирования адресов ОЗУ, второй группой входов блока ОЗУ, третья группа входов которого соединена с группой выходов блока записи ОЗУ, третий вход которого соединен со вторым дополнительным выходом проверяемого микроконтроллера, третий дополнительный выход которого соединен со входом блока ОЗУ и третьим входом блока формирования адресов ОЗУ, пятый дополнительный вход и третья группа входов соединена соответственно с дополнительным выходом и группой выходов блока ПЗУ проверяемого микроконтроллера, первая группа выходов соединена с группой входов блока чтения данных и первой группой входов блока записи ОЗУ, а вторая, третья и четвертая группы выходов соединены соответственно со второй, третьей и четвертой группами входов блока записи ОЗУ.



 

Похожие патенты:

Изобретение относится к системам управления телевидением и радиовещанием. .

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля работоспособности цифровых блоков и схем, поиска и локализации в них неисправностей как в процессе регулировки, так и в процессе эксплуатации.

Изобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контроля и поиска неисправностей в устройствах с дискретным характером функционирования, и может быть использовано в автоматизированных комплексах отладки и ремонта цифровых устройств.

Изобретение относится к вычислительной технике и может быть использовано для контроля обмена информацией между источником и устройством обработки информации. .

Изобретение относится к вычислительной технике, в частности к средствам автоматического контроля микропроцессорных устройств. .

Изобретение относится к вычислительной технике, в частности к средствам автоматического контроля микропроцессорных устройств. .

Изобретение относится к области вычислительной цифровой техники и может быть использовано для контроля функционирования цифровых узлов и блоков с проверкой их работоспособности при оптимальных (граничных) значениях входных уровней воздействующих сигналов и проверкой оптимальных (граничных) значений уровней выходных сигналов, Целью изобретения является расширение номенклатуры контролируемых узлов и блоков и расширение функциональных возможностей устройства.

Изобретение относится к области электрорадиотехники и может быть использовано для проверки функционирования DVD плеера

Изобретение относится к способу и системе отладки многоядерной системы с возможностями синхронной остановки и синхронного возобновления

Изобретение относится к области автоматики и цифровой вычислительной техники

Изобретение относится к испытательной технике и может быть использовано для диагностики функционирования микросхем оперативной памяти во всех отраслях микроэлектроники и радиотехники

Изобретение относится к средствам построения модели состояния технического объекта

Изобретение относится к области испытания и контроля элементов систем управления, контроля параметров устройств, осуществляющих линейные преобразования сигналов, а также к генерации тестирующих входных данных

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении гарантированной записи серийного номера с этикетки через кабель и проводной интерфейс во внутреннюю память контроллера управления радиоэлектронных устройств (РЭУ) в процессе тестирования. Способ автоматизированной сериализации для массового производства РЭУ, в котором осуществляют: тестирование работы РЭУ по беспроводному интерфейсу выполняют на выделенном частотном канале с использованием технологического серийного номера; в процессе тестирования через беспроводной интерфейс в РЭУ записывают программу, с помощью которой проверяют установку запрета на чтение памяти программатором, причем при снятом запрете восстанавливают технологическую программу и прекращают процесс тестирования, а при установленном запрете заменяют технологическую программу на рабочую программу РЭУ по проводному или беспроводному интерфейсу; в случае успешного тестирования уменьшают предустановленное значение, записанное в памяти счетчика, маркируют корпус РЭУ штрихкодом и уникальным серийным номером со сквозной нумерацией, сканируют упомянутый штрихкод и записывают уникальный номер, связанный со штрихкодом, во внутреннюю память контроллера управления РЭУ по проводному интерфейсу, и переводят РЭУ на рабочий частотный канал. 2 н. и 1 з.п. ф-лы, 2 ил.

Изобретение относится к области контрольно-вычислительной техники, предназначено для установки на летательные аппараты (ЛА) и может быть использовано для функционального диагностирования технического состояния авиационного оборудования. Техническим результатом является повышение эффективности диагностирования для построения логических выводов. В экспертную систему контроля введены блок толерантности (БТ), блок полноты вывода (БПВ), система контроля оборудования ЛА, содержащая подсистему информационных датчиков ЛА, связанных с сетью клеток локальной вычислительной сети (ЛВС), содержащей соединенные сеть клеток с сетью ядер 9, выходы которой связаны с входом входного блока 12, входами блока обучения 11 и блока толерантности (БТ) 13. Причем первый вход БТ 13 соединен с выходом сети ядер 9 ЛВС, второй вход БТ 13 связан с выходом процессора 16. Выход БТ 13 связан со вторым входом входного блока 12. Вход БПВ 21 соединен с выходом МЛВ 20, а первый выход БПВ 21 связан с первым входом блока принятия решений 17, а второй выход соединен с блоком объяснения 22, последовательно соединенным с блоком общения 18 и терминалом пользователя 14. 1 ил.

Изобретение относится к испытательной технике и может быть использовано для диагностики функционирования и определения запасов надежности карт полупроводниковой памяти. Техническим результатом является обеспечение возможности определения запаса надежности тестируемого устройства. Система состоит из автомата управления, контроллера интерфейса Ethernet, оперативного запоминающего устройства, контроллера интерфейса карты полупроводниковой памяти, блока регистров управления, блока формирования и измерения временных параметров интерфейса карты памяти с разрешением 2,5 нс, умножителя частоты на основе фазовой автоподстройки частоты, блока управления устройством ввода и устройством индикации, блока приемопередатчика последовательного интерфейса, программируемой логической интегральной схемы, микросхемы приемопередатчика интерфейса Ethernet, вторичного источника питания, постоянной перепрограммируемой памяти, преобразователя уровня напряжения интерфейса карты памяти, тактового генератора 25 МГц, устройства ввода, устройства индикации, датчика температуры карты памяти, управляемого источника питания с выходным напряжением от 1 В до 5 В, датчика тока и контактного устройства для подключения карты полупроводниковой памяти. 1 ил.

Изобретение относится к области тестирования дискретных объектов большой размерности. Техническим результатом является повышение глубины локализации неисправностей. Устройство содержит m n-разрядных многовходовых сигнатурных анализаторов (СА строк), входы которых соединены со всеми mn выходами одновыходных блоков проверяемого объекта, n m-разрядных многовходовых сигнатурных анализаторов (СА столбцов), входы которых соединены со входами СА строк так, что j-e входы (j=1,…, n) всех m СА строк соединены со всеми m входами j-го СА столбцов. 1 ил.
Наверх