Устройство контроля характеристик электрических сигналов

 

Изобретение может быть использовано для измерения характеристик электрических сигналов в автоматике , вычислительной технике, приборостроении . Цель изобретения - повышение достоверности контроля характеристик . Устройство содержит блок I формирования эталонных сигналов вычислительный и управляющий блок 2, (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) 1) 4 G 01 R 31/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2 1) 3728338/24-21 (22) 18.04.84 (46) 15.02.86. Бюл. 1(6 (71) Киевский научно-исследовательский и конструкторский институт периферийного оборудования (72) С.М.Голик (53) 621.317(088.8) (56) Авторское свидетельство СССР

9 551600, кл. 6 04 F 10/04, 1975.

Авторское свидетельство СССР

М 849114, кл. 6 01 R 31/28, 1979. (54) УСТРОЙСТВО КОНТРОЛЯ ХАРАКТЕРИСТИК ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ (57) Изобретение может быть использовано для измерения характеристик электрических сигналов в автоматике, вычислительной технике, приборостроении. Цель изобретения — повышение достоверности контроля характеристик. Устройство содержит блок 1 формирования эталонных сигналов, вычислительный и управляющий блок 2, 1211676 ключ 3, делитель 4 входного сигнала, блоки 5-7 компараторов, мультиплексоры 8 и 9, триггеры !0,11,1627, ключи 28-30, линии 31- 33 задержки, преобразователи 34.-36 времяамплитуда, счетчики 37 и 38 и преобразователь 39 амплитуда-код. Делитель 4 входного сигнала представляет собой резистивно-емкостную цепочку и служит для нормализации измеряемого сигнала к амплитуде, .обеспечивающей нормальный режим работы блоков 5-7 компараторов. Он

Изобретение относится к электроизмерительной технике и может быть использовано для измерения характеристик электрических сиг- 5 налов в автоматике, вычислительной технике, приборостроении.

Цель изобретения — повышение достоверности контроля характе— ристик электрических сигналов за !О счет исключения неоднозначности счета импульсов. счетчиками грубого измерения сигнала.

На фиг.1 изображена блок-схема устройства контроля характеристик электрических сигналов, на фиг.2— блок-схема вычислительного и управляющего блока; на фиг.3 — временные диаграммы работы устройства.

Устройство контроля характерис- N тик электрических сигналов содержит блок 1 формирования эталонных сигналов, вычислительный и управляющий блок 2, ключ 3, делитель 4 входного сигнала, блоки 5-7 компа- 25 раторов,мультиплексоры 8 и 9, триггеры 10 и 11, генератор 12 тактовых импульсов, каналы 13-15 преобразования, каждый из которых содержит соот." ветственно триггеры 16 (17,18), 19 (20,21), 22 (23, 24), 25 (26,27), ключ 28 (29,30), линию 31 (32, 33) за- держки и преобразователь 34 (35,36) время-амплитуда, счетчики 37 и 38, преобразователь 39 амплитуда-код.

Выходы преобразователей 34, 35 и

36 время-амплитуда каждого канала преобразования соединены соответобеспечивает деление входного сигнала в соотношениях !:1, 1:10, 1:100.

Блок 1 формирования эталонных сигналов служит для задания эталонных сигналов на вход измерительной части устройства. В каждый канал 1315 преобразования введены линии

31 (32, 33) задержки и триггеры

16 (17, 18), 19 (20,21), 22 (23,24) и 25 (26,27). В описании приведены блок-схема вычислительного и управляющего блока и временные диаграммы работы устройства. 3 ил. ственно с первым, вторым и третьим входами преобразователя 39 амплитуда-код, выход которого соединен с первым входом вычислительного и управляющего блока 2, первый выход которого соединен соответственно с первыми входами первого 5, второго 6 и третьего ? блоков компараторов, выход первого 5 блока компараторов соединен с первыми входами первого 8 и второго 9 мультиплексоров, выход второго блока 6 компараторов — с вторыми входами первого 8 и второго 9 мультиплексоров, выход третьего блока 7 компараторов — с первым входом первого триггера 10, второй вход которого соединен с вторым выходом вычислительного и управляющего блока 2, третий выход которого соединен с третьим входом первого триггера 10, а четвертый выход — с третьими входами первого 8 и второго 9 мультиплексоров, выход первого мультиплексора 8 соединен с первым входом второго триггера 11, второй вход которого соединен с выходом второго мультиплексора 9, с вторым входом вычислительного и управляющего блока 2, третий вход второго триггера 11 соединен с выходом первого триггера 10, третий и четвертый входы вычислительного и управляющего блока 2 соединены соответственно с выходами первого 37 и второго 38 счетчиков, пятый выход вычислительного и управляющего блока 2 соеди12116

15

25

40

50 нен с первыми входами третьих триггеров 16, 17 и 18 каждого канала преобразования, четвертый выход вычислительного и управляющего блока 2 соединен с первыми входами первого ключа 3, делителя 4 входных сигналов и блока 1 формирования эталонных сигналов, выход которого соединен с вторым входом первого ключа 3, выход которого соединен с вторым входом делителя 4 входного сигнала, выход которого соединен с вторыми входами первого 5, второго 6 и третьего 7 блоков компараторов, третий вход первого ключа 3 соединен с клеммой входного сигнала, выход второго триггера 11 соединен с вторым входом третьего триггера

16 первого канала 13 преобразования и с шестым входом вычислительного и управляющего блока 2, выход второго мультиплексора 9 соединен с третьим входом третьего триггера

16 первого канала 13 преобразования, вторым входом третьего триггера 17 второго канала 14 и вторым входом третьего триггера 18 третьего канала 15 преобразования, выход первого триггера 10 соединен с пятым входом вычислительного и управляющего блока 2.

Вычислительный и управляющий блок 2 состоит из запоминающего блока 40, буферного регистра 41 выдачи информации, буферного регистра 42 цифроаналогового преобразователя, цифроаналогового преобразователя 43, буферного регистра 44 выдачи информации, регистра 45 команд и шин 46 передачи уровней напряжений с выхода цифроаналогового преобразователя.

Блок 1 формирования эталонных сигналов служит для задания эталонных сигналов на вход измерительной части устройства с целью проверки его работоспособности и точности измерений. В качестве блока 1 фор. мирования эталонных сигналов может быть использован серийно выпускаемый прибор Г5-55, который обеспечивает задание на вход системы сигналов s диапазоне от 10 нс до 0,5 с и амплитудой + 1О В.

Вычислительный и управляющий блок 2 служит для задания программируемых уровней напряжений на входы блоков 5,6 и 7 компараторов; за76 1 дания кодов на входы мультиплексоров 8 и 9; выдачи сигналов разрешения измерения на вход триггера

10; выдачи по команде "Конец измерения" (на вход триггера 10) сигнала

"Сброс разрешения измерения", приема измерительной информации и ее хранение; вычисления характеристик сигналов.

В качестве вычислительного и управляющего блока 2 использована вычислительная машина СМ 1800.

Ключ 3 служит для коммутации (подключения) исследуемых или эталонных сигналов на вход делителя 4 входного сигнала. Ключ 3 реализован на электромеханических реле (тип реле Р3С-64).

Делитель 4 входного сигнала слу— жит для нормализации измеряемого сигнала к амплитуде, обеспечивающей нормальный режим работы блоков 5,6 и

7 компараторов. Он обеспечивает деление входного сигнала в соотношениях 1:1, 1: 10, 1:100. Делитель 4 входного сигнала представляет собой резистивно емкостную цепочку.

Блоки 5, 6 и 7 компараторов слу-. жат для сравнения измеряемого сигнала с уровнем напряжения, задаваемого от вычислительного и управляющего блока 2. В к честве компараторов в данном устройстве применяется микросхема КР597СА1 (бК0.348.

610 ТУ) .

Триггер 10 служит для формирования импульса Начало измерения", триггер 11 — для формирования первого измерительного интервала.

Триггер 16 (17, 18), ключ 28 (29,.

30) (логические элементы И), линия

31 (32, 33),задержки, преобразователь

34 (35, 36) время-амплитуда соответственно каждого из трех каналов преобразования, а также счетчики 37 и

38 и преобразователь 39 амплитуда-код служат для формирования второго измерительного интервала; контроля первого и второго измерительных интер. валов, представления результатов контроля в виде кодов координат точек формы контролируемого сигнала; фиксирования на счетчиках 37 и 38 и преобразователе 39 амплитуда-код результатов контроля.

Устройство контроля характеристик электрических сигналов работает следующим образом

1211676

Пусть в качестве входного сигнала служит исследуемый сигнал, поступающий на входную клемму устройства, или эталонный сигнал с выхода блока 1 формирования эталонных сигналов. Тогда по команде вычислительно го и упр авляюще го блока 2 в е го буферный регистр 41 выдачи информации, а также в буферный регистр

42 цифроаналогового преобразователя записываются следующие управляющие коды: код управления ключом 3; код управления делителем 4 входного сигнала; код формирования уровней напряжений; код задания режимов измерения на входы мультиплексоров 8 и 9.

Измеряемый сигнал через ключ 3 и делитель 4 входного сигнала поступает на первые входы компараторов блоков 5, 6 и 7, на вторые входы которых поступают опорные уровни напряжений по шине 46 от цифроаналогового преобразователя 43 вычислительного и управляющего блока 2.

При этом, если амплитуда сигнала на первых входах компараторов превышает опорные уровни напряжений на вторых входах компараторов блоков 5, 6 и 7, то с их выходов через мультиплексоры 8 и 9 и триггер 11 импульсы поступают на входы первого и второго разрядов буферного регистра 44 приема информации вычислительного и управляющего блока 2. Единичные состояния первого и второго триггеров буферного регистра приема информации являются признаком на изменение коэффициента деления делителя 4 входного сигнала. Вычислительный и управляющий блок 2 по команде регистра

45 команд с выхода запоминающего блока 40 изменяет код управления делителя 4 входного сигнала и передает его через буферные регистры

41 выдачи информации. Таким образом измерительный сигнал формируют по амплитуде, обеспечивающей необходимый режим работы блоков 5,6 и 7 компараторов. После этого с выхода цифроаналогового преобразо-, вателя 43 вычислительного и управляющего блока 2 задают уровень напряжения (фиг.3a,1) на второй вход компаратора блока 5 на время измерительных тактов, уровень нап5

ЗО

Щ 5

56

55 ряжения (фиг. За, 2) на второй вход компараторов блока 6 на время

P -ro измерительного такта, а уровень напряжения (фиг.3а, 3) на второй вход компаратора блока 7 на время P измерительных тактов.

Тогда сигналы (фиг.Зб, в) с выходов компараторов блоков 5 и 6 поступают на входы мультиплексоров 8 и и 9, а сигналы с выхода компаратора блока 7 (фиг.3r) поступают на вход триггера 10. На второй вход триггера 1О поступает сигнал (фиг.Зд) разрешения измерения от первого разряда буферного регистра

41 выдачи информации вычислительного и управляющего блока 2. Триггер

10 устанавливается в состояние 1" (фиг.3e). Это соответствует переднему фронту импульса Начало измерения". С выхода триггера 10 импульс "Начало измерения" поступает на вход триггера 11 и в третий разряд буферного регистра 41 приема информации вычислительного и управляющего блока 2, I

Пусть на входы мультиплексоров

8 и 9 задан режим, заключающийся в определении координат точек формы контролируемого сигнала. Это обеспечивает прохождение сигнала с выхода блока 5 компараторов через мультиплексор 8 на вход установки в состояние "1" триггера 11 (фиг. Зж) и прохождение сигнала с выхода блока 6 компараторов через мультиплексор 8 на вход установки в состояние "О" триггера 11 (фиг. Зж) . Сформированный на триггере 11 импульс (фиг. Зж) является первым измерительи |м интервалом.

Он соответствует времени от начала измерений (координат) до момента времени пересечения фронта контролируемого сигнала с уровнем напряжения, заданного от вычислительного и управляющего блока 2 на вторые входы блока 6 компараторов. Второй измерительный интервал соответствует промежутку времени, когда уровень контролируемого сигнала выше уровня„ задаваемого на второй вход блока 6 компараторов напряжения (фиг.Зз) . Выделение числа импульсов тактовой частоты генератора 12 тактовых импульсов

Ъ (фиг.2, U), заполняющих оба измери"

1211676 тельных интервала (фиг. 3, 0 }, а также импульсов h t1,° a tф,n t (фиг. 3, U ", U 0 ), соответствующих моментам от переднего фронта и з мери тел ьно го инт ерв ал а до пер ед— него фронта первого импульса, заполняющего этот интервал, реализуется каналами 13,14 и 15 преобразования. Сигналы с выхода триггера 11 и выхода мультиплексора 9 поступают на вход трех каналов преобразования. Эти сигналы обеси печивают запуск в состояние 1 передним фронтом импульса (фиг.Зб) триггера 16 (фиг.3, Uq ) канала 13 преобразования. задним фронтом импульса (фиг.Зв) триггера 17 (фиг.З, 0 ) канала 14 преобразования и .передним фронтом импульса (фиг.Зв) триггера 18 (фиг. 3, О,) канала 15 преобразования.

Работа каналов 13, 14 и 15 преобразования в каждом из режимов измерений аналогична. Поэтому рассмотрим работу, например, канала 13 преобразования. Передний фронт импульса с выхода триггера 16 (1?,18), соответствующий переднему фронту импульса первого измерительного интервала (фиг.Зж), поступает на первый вход триггера 19 (20,21) и второй вход установки в состояние

"1" триггера 22 (23,24). На второй (счетный) вход триггера 19 (20,21) и триггера 25 (26, 27) поступают импульсы тактовой частоты с выхода тактового генератора 12 импульсов.

Моменты поступления импульсов на первый и второй входы триггера 19 имеют случайный характер. Однако включение триггера 19 в состояние "1" определяется передним фронтом импульсов тактовой частоты при условии наличия импульса разрешения на первом его входе с выхода триггера 16. Поэтому при включении триггера 19 в состояние "1"

1-м импульсом тактовой частоты с выхода генератора !2 тактовых,импульсов всегда передний фронт импульса с выхода триггера 19 (фиг. Э, 0,U,,Ug) через ключ 28 (29,30) ! 2

1фиг. Э, U>, 0>,0э) обеспечит надежное разрешение по первому входу триггера 25, запуск его в состояние

"1" о второму входу 1+1-м импульсом тактовой частоты (фиг.3, U, .0,0 ). Линия 31 (32, 33) задержки, 5 10

20 25

55 соединяющая второй выход триггера

25 с его входом установки в нуль, обеспечивает формирование необходимой длительности импульсов с первого выхода триггера 25. Количество этих импульсов определяется длительностью импульсов разрешения, поступающих на первый вход триггера 25 (фиг. 3, U ) . Задний фронт этого импульса разрешения формируется с помощью ключа (элемента И)

28 передним фронтом импульса разрешения с выхода триггера 20 канала 14 преобразования (фиг.3, 0, I

0 }. Задержка распространения фронта сигнала через триггер 20 канала 14 преобразования и ключ 28 канала 13 преобразования обеспечивает надежное формирование последнеI

I го импульса фиг.3, 04,0+) с вы— хода триггера 25. Импульсы с выхода триггера 25 поступают на вход установки в состояние "0" триггера 22 (23, 24}. Сформированные на триггере 22 (23, 24) импульсы ht, (йй

ht ) (фиг.3, 0<,0<,U+} поступают на вход преобразователя 34 (35, 36) время-амплитуда. С выхода триггера

25 импульсы поступают также на вход счетчика 3?, на котором формируется код Б. Аналогично работают ка— налы 14 и 15 преобразования. На счетчике 38 формируется код В.

Длительность импульсов ht, ht

1

ht (фиг. 3, О,, 0, " }, формируемых на триггерах 22,23 и 24 соответственно трех каналов 13, 14 и 15 преобразования, равна Го + ht, где

ht„ изменяется от 0 до t . Амплитуда импульсов на выходе преобразователей 34, 35 и 36 время-амплитуда (фиг.З, 0< 0,0 ) пропорциональна длительностям С,, дС, и n.t > импульсов с выхода триггеров соответственно 22, 23 и 24.Напряжения (амплитуда) 110,hU„,"Up, соответствующие длительностям импульсов 6 и, ht, ht последовательно во времени, с выходов преобразователей 34, 35 и

36 время-амплитуда каналов 13, 14 и 15 преобразования поступают на входы преобразователя 39 амплитудакод. Цифровые значения каждого из этих напряжений с выхода преобразователя 39 амплитуда-код представляют собой измеренные значения интервалов.д t ptg ht . Обозначим эти коды соответственно через N,К и

1211676

5

25

R. Тогда во время P-ro измерительно го такта на счетчиках 37 и 38, а также на преобразователе 39 амплитуда-код формируются данные о контроле двух измерительных интервалов (фиг.3, ж,з) при заданном программируемом уровне. Причем величина первого измерительного интервала равна значению кодов В+11-K а величина второго измерительного интервала равна значению кодов В+К"

-R. Данные о двух измерительных интервалах по командам регистра

45 команд вычислительного и управляющего блока 2 переписываются в его запоминающее устройство . Эти данные представляют собой координаты вух точек измеряемого сигнала отосительно начала измерений на заданном пороговом уровне, Для получения всех координат точек контролируемого сигнала необходимо от вычислительного и управляющего блока 2 в каждом из

Р;: — Х тактов измерения изменить

:пороговый уровень на втором входе компаратора блока 6 и выдать команду на измерение. Данные координат точек, характеризующие форму контролируемого сигнала в системе амплитудно-временных координат содержат необходимую информацию для определения характеристик электрических сигналов. Пусть требуется вычислить длительность фронта контролируемого сигнала. Поскольку длительность фронта импульса измеряют .между уровнями от О, 1 до 0,9 мак- симального значения его амплитуды, то нужно вначале по программе, реализующей методику определения амплитуды по ГОСТ, определить амплитуду (А) сигнала. Данные для такого расчета содержатся в информации формы контролируемого сигнала, записанной в виде координат точек. Затем вычисляют значения напряжений, равные 0,9 А и О,! А.

Ставят в соответствие эти напряжения уровням квантования и с их временными интервалами ат базовой точки отсчета до переднего фронта импульса (координаты точек формы сигнала) . Вычисляют разницу значений этих координат. Эта разница является длительностью фронта.

ЗО

Работа устройства в других режимах, например при контроле длительности импульса, фронта или спада, ничем не отличается от описанной. При контроле работоспособности устройства измерения характеристик электрических сигналов с заданной точностью на входы компараторов блоков 5, 6 и 7 задают сигнал от блока эталонных сигналов.

В запоминающем блоке 40 вычислительного и управляющего блока 2 хранятся данные о характеристиках эталонных сигналов. Измеренные значения характеристик эталонных сигналов сравнивают с данными об эталонных сигналах, хранящихся в вычислительном и управляющем блоке 2. В случае их несоответствия регистр 45 команд вычислительного и управляющего блока 2 дает команду на введение поправки к измерениям.

Формул а изобретения

Устройство контроля характеристик электрических сигналов, содержащее генератор тактовых импульсов, первый ключ, первый и второй счетчики, преобразователь амплитуда-код, вычислительный и управляющий блок, первый, второй и третий блоки компараторов, первый и второй мультиплексоры, первый и второй триггеры, три канала преобразования, каждый из которых содержит второй ключ и преобразователь время-амплитуда, причем выходы преобразователей время-амплитуда каждого канала преобразования соединены соответственно с первым,,вторым и третьим входами преобразователя амплитуда-код, выход которого соединен с первым входом вычислительного и управляющего блока, первый выход которого соединен соответственно с первыми входами первого, второго и третьего блоков компараторов, выход первого блока компараторов соединен с первыми входами первого и второго мультиплексоров, выход второго блока компараторов соединен с вторыми входами первого и второго мультиплексоров, выход третьего блока компараторов соединен с первым входом пер вого триггера, второй вход которого соединен с вторым выходом вычис1211676

12 лительного и управляющего блока, третий выход которого соединен с третьим входом первого триггера, а четвертый выход — с третьими: входами первого и второго мультиплексоров, выход первого мультиплексора соединен с первым входом второго триггера, второй вход которого соединен с выходом второго мультиплексора, с вторым вхо— дом вычислительного и управляющего блока, третий вход второго триггера соединен с выходом первого триггера, третий и четвертый входы вычислительного и управляющего блока соединены соответственно с выходами первого и второго счетчиков, о т л и ч а ю щ е е с я тем, что, с целью повышения досто— верности контроля, в него введены блок формирования эталонных сигналов, делитель входного сигнала, в каждый канал преобразования введены линия задержки, третий, четвертый, пятый и шестой триггеры так, что пятьщ выход вычислительного и управляющего блока соединен с первыми входами третьих триггеров каждого из трех каналов преобразования, четвертый выход вычислительного и управляющего блока соединен с первыми входами первого ключа, делителя входных сигналов и блока формирования эталонных сигналов, выход которого соединен с вторым входом первого ключа, выход которого соединен с вторым входом делителя входного сигнала, выход которого соединен с вторымн входами первого, второго и третьего блоков компараторов, третий вход первого ключа соединен с клеммой входного сигнала, выход второго триггера соединен с вторым входом третьего триггера первого канала преобразова ния и с шестым входом вычислительного и управляющего блока, выход второго мультиплексора соединен с третьим входом третьего триггера первого канала преобразования, вторыми входами третьих триггеров

1р второго и третьего каналов преобразования, выход первого триггера

I соединен с пятым входом вычислительного и управляющего блока, в каждом канале преобразования выход третьего триггера соединен с первым входом четвертого триггера, выход которого соеди- нен с входом преобразователя время-амплитуда, первый выход пятого триггера соединен с вторым входом чет20 в ер то го три г гера, в торой выход пятого триггера каждого канала преобразования через линию задержки соединен с первым входом пятого триггера, первые выходы пятых триггеров первого и второго каналов преобразования соединены соответственно с входами первого и второго счетчиков, выход генератора тактовых импульсов соединен с вторым входом пятого триггера и с первым входом шестого триггера каждого канала преобразования,второй вход шестого триггера каждого канала преобразования соединен с выходом третьего тригге35 ра, а выход — c первым входом второ. го ключа, вторые входы вторых ключей первого и второго каналов преобразования соединены соответствен-, но с выходами шестых триггеров второго и третьего каналов преобразования, выход второго ключа соединен с третьим входом пятого триггера каждого канала преобразования.

)211676

Составитель Н.Помякйева

Редактор М.Петрова Техред А.Кикемезей Корректор Т.Колб

Заказ 637/50 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

1Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4