Устройство для вычитания

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК саад 4 С 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3771726/24-24 (22) 18.07.84 (46) 15.02.86. Бюл. 9 6 (72) С.В.Галкин, В.Э.Голубицкий, Е.А.Даев, И.Н. Кучеров и В.М.Лискин (53) 681. 325. 5;088. 8) (56) Титца У., Шенк К, Полупроводниковая схемотехника. М.: Мир, 1983, с. 337> рис. 19.35.

Авторское свидетельство СССР

11 )133592, кл. С 06 F 7/50, 1983..(54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ, содержащее и --разрядный сумматор, где П вЂ” разрядность операндов, 11 -разрядный компаратор, группу из и элементов РАВНОЗНАЧНОСТЬ, группу из и элементов И, группу из и элементов

ИЛИ-НЕ, два элемента ИЛИ, три элемента ИЛИ-НЕ, первый элемент И, причем первые входы элементов И группы подключены к входам соответствующих разрядов первого операнда устройства и к первой группе входов компаратора, вторые входы элементов

И группы соединены с выходом первого элемента ИЛИ-НЕ, первые входы элементов ИЛИ-НЕ группы соединены с входами соответствующих разрядов второго операнда устройства и с второй группой входов компаратора вторые входы элементов ИЛИ-НЕ груйпы подключены к выходу первого элемента

ИЛИ, выходы элементов И и ИЛИ-НЕ групп соединены соответственно с первой и второй группами входов сумма тора, выходы которого соединены с первыми входами соответствующих элементов РАВНОЗНАЧНОСТЬ группы, „„SU„„1211720 А вторые входы которых соединены с выходом второго элемента ИЛИ, первый вход которого соединен с первыми входами первого элемента ИЛИ, первого элемента ИЛИ-НЕ и с выходом первого элемента И, второй вход первого элемента ИЛИ соединен с вторым входом второго элемента HJIH, с первым входом второго элемента ИЛИ—

НЕ и с выходом третьего. элемента

ИЛИ-HE первый и второй входы кото" рого соединены соответственно с входами разрешения выдачи результата в обратном коде и с входом задания режима работы устройства, второй вход первого элемента ИЛИ-НЕ соеди-. нен с выходом второго элемента

ИЛИ-НЕ, третий вход второго элемента ИЛИ соединен с выходом знака разности устройства, первый вход первого элемента И соединен с выходом компаратора, а второй вход — с входом задания режима работы устройства и с вторым входом второго элемента

ИЛИ-НЕ, выходы элементов РАВНОЗНАЧНОСТЬ группы соединены с выходами разрядов устройства, о т л и ч a— ю щ е е с я тем, что, с целью расширения функциональных возможностей

sa счет осуществления операции вычитания операндов со своими знаками, а также передачи операндов на . выход устройства со своими знаками, оно дополнительно содержит коммутатор, элемент И-НЕ, четвертый элемент ИЛИ-НЕ, два элемента НЕ, три элемента РАВНОЗНАЧНОСТЬ, третий и четвертый элементы ИЛИ, второй, третий и четвертый элементы И, причем выход переноса сумматора соединен с

121 первым входом третьего элемента ИЛИ и с первым информационным входом коммутатора, второй вход третьего элемента ИЛИ соединен с выходом второго элемента И, а выход подключен к первому входу первого элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с выходом четвертого элемента ИЛИ-НЕ, а выход - с выходом знакового разряда устройства, третий вход первого элемента И соединен с первыми входами второго и третьего элементов И, четвертого элемента ИЛИ-НЕ, второго элемента

РАВНОЗНАЧНОСТЬ и подключен к выходу третьего элемента РАВНОЗНАЧНОСТЬ, первый и второй входы которого соединены с в одами знаковых разрядов первого и второго операндов устройства и с соответствующими управляющими входами коммутатора,а также с первым и вторым входами элемента И-НЕ, выход которого подключен к второму входу второго элемента И, второй вход третьего элемента И соединен с выходом компаратора, а выход третьего элемента И соединен с выходом

172Î признака равенства операндов устройства, выход коммутатора соединен с вторыми входами второго элемента

РАВНОЗНАЧНОСТЬ, четвертого элемента ИЛИ-НЕ и с первым входом четвертого элемента И, выход которого подключен к входу переноса сумматора, выход второго элемента РАВНОЗНАЧНОСТЬ соединен с третьим входом второго элемента ИЛИ, второй вход четвертого элемента И подключен к входу задания режима работы. устройства, к первому входу четвертого элемента ИЛИ и к входу первого элемента НЕ, второй вход четвертого элемента ИЛИ соединен с выходом третьего элемента ИЛИ-HE выход четвертого элемента ИЛИ подключен к входу второго элемента НЕ и к второму информационному входу коммутатора, третий информационный вход которого соединен с выходом второго элемента НЕ, четвертый информационный вход коммутатора соединен с первым информационным входом коммутатора, выход первого элемента НЕ подключен к третьему входу элементаИ-НЕ.

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки цифровой информации, например в устройствах нормализации изображений. 5

Целью изобретения является расширение функциональных возможностей устройства за счет осуществления опе- рации вычитания операндов со своими знаками, а также передачи операндов на выход устройства со своими знаками.

На чертеже представлена функцио» нальная схема устройства для вычитания. 15

Устройство для вычитания содержит сумматор 1, компаратор 2, коммутатор 3, группу элементов И 4, группу элементов ИЛИ-НЕ 5, группу элементов

РАВНОЗНАЧНОСТЬ 6, входы 7 первого операнда, входы 8 второго операнда, вход 9 разрешения выдачи результата в обратном коде, вход 10 задания режима работы, элементы ИЛИ-НЕ ll»14 элементы НЕ 15 и 16, элемент И-НЕ 17, элементы ИЛИ 18 и 19, элемент И 20, элемент ИЛИ 21, элементы РАВНОЗНАЧНОСТЬ 22-24, элементы И 25 и 27, элемент ИЛИ 26, выходы 28, выход 29 знака разности, выход 30 признака равенства операндов и элемент И 31.

Устройство работает следующим образом.

При наличии сигнала "1" на входе

10 устройство работает s режиме определения разности двух чисел в прямом коде. В этом режиме на выходах элементов ИЛИ-НЕ 12 и 13 присутству.-.: ют сигналы "О", на выходе элемента

ИЛИ 21 " сигнал "! ", который поступает на второй вход коммутатора 3 и через элемент НЕ 16 « на третий вход коммутатора 3. Сигнал "О" с выхода элемента HE 15 блокирует элемент

И-НЕ 17, сигнал "!" с выхода которого разрешает работу элемента И 20.

21!720

3 1

Сигнал "0" с элемента ИЛИ-НЕ .13 разрешает работу элемента ИЛИ-НЕ 12 и элементов ИЛИ 18 и 19. Сигнал "0" с выхода элемента ИЛИ-НЕ 12 разрешает работу элемента ИЛИ-НЕ 11.

Рассмотрим случай, когда операнды А и В положительны.

Если уменьшаемое больше вычитаемого, то на выходе переноса сумматора 1 - сигнал "1", на выходе компаратора 2 — сигнал "0". При этом на выходе элемента ИЛИ 18 и элемента

ИЛИ-НЕ ll образуются сигналы "0" и

111 II соответственно, которые разрешают прохождение операндов с входов 7 и 8 через элементы И 4 и через элементы ИЛИ-НЕ 5 соответственно на входы сумматора,l. Таким образом, на первую группу входов сумматора 1 поступает прямой код первого операнда, на вторую группу входов сумматора 1 -. инверсный код второго операнда, а на вход переноса сумматора 1 - сигнал "1", который проходит через коммутатор 3 с выхода переноса сумматора l. Следовательно, на выходах сумматора 1, получается разность операндов в прямом коде. На выходе 29 фиксируется знак разности

111 11

1, который поступает через элемент

ИЛИ 19 на входы элементов РАВНОЗНАЧ"

НОСТЬ 6. Таким образом, на выходах

28 разность двух операндов получается в прямом коде.

Если уменьшаемое меньше вычитаемого, то на выходе переноса сумматора 1 — сигнал "0", который проходит через коммутатор 3 и поступает на вход переноса сумматора 1. Как и в предыдущем случае, элементы И 4 и элементы ИЛИ-НЕ 5 не блокированы, так как на выходе элемента И 25 образуется сигнал "0". В этом случае на выходах сумматора I образуется разность операндов в инверсном коде.

На выходе 29 фиксируется знак разности "0". На выходах 28 разность операндов получается в прямом коде.

Если уменьшаемое равно вычитаемому, то на выходе компаратора 2 и элемента И 25 получаются сигналы "1".

На выходе элемента ИЛИ 18 и элемента ИЛИ-HF. 11 — сигналы "1" и "0" соответственно, которые блокируют про-. хождение операндов с входов 8 и 7.

На входы элементов РАВНОЗНАЧНОСТЬ

6 поступает сигнал "1".

На входы сумматора 1 поступают нулевые коды. На выходе переноса сум матора 1 - сигнал "0", который формирует на выходе 29 сигнал "0". На выходах сумматора 1 формируется нулевой код разности, который поступает на выход 28. На выходе 30 фикf сируется равенство операндов сигналом "I ". !

Рассмотрим случай, когда операнды

А и В отрицательны.

Этот случай аналогичен случаю, когда А и В положительны. На выход

15 элемента РАВНОЗНАЧНОСТЬ 22 поступает сйгнал "0".

Если уменьшаемое больше вычитаемого, то на выходе переноса сумматора 1 - сигнал "1", на выходе суммато20 ра 1 и на выходах 28 получается разность двух операндов в прямом коде, на выходе 29 — сигнал "I".

Если уменьшаемое меньше вычитаемого, то на выходе переноса сумматора 1 формируется сигнал "0", на выходах сумматора 1 получается разность операндов в инверсном коде, на выходе устройства 28,- разность операндов в прямом коде, на выходе

29 — сигнал "0".

Если уменьшаемое равно вычитаемому, то на выходе компаратора 2 сигнал "1", на выходе устройства 28 " нулевой код, на выходе 29 — сигнал

11 11

О, на выходе 30 фиксируется равен-, 35 ство операндов в виде сигнала "1".

Рассмотрим случай, когда операнд

А отрицательный, а операнд В положительный.

На выходе элемента РАВНОЗНАЧ40 НОСТЬ 23 и на выходе 29 формируется сигнал "0". Сигнал с выхода элемента РАВНОЗНАЧНОСТЬ 23 запрещает работу элемента И 20, который в свою оче-. редь разрешает работу элемента ИЛИ

45 26. На вторые входы элемента РАВНОЗНАЧНОСТЬ 22 и группы 6 элементов

РАВНОЗНАЧНОСТЬ поступает сигнал

II II

0, на выходе 3 О фиксируется сигнал

1I 11

0 . На вь|ходе элемента И 2 5 и эле50 мента ИЛИ l 8 формируется сигнал "0 ", а на выходе элемента ИЛИ-НЕ 1 1 - сиг, 11. II нал 1 . Эти сигналы поступают соответственно на группы 4 и 5 элементов И и ИЛИ-НЕ. Таким образом, на первую группу входов сумматора 1 операнд А поступает в инверсном, коде, на вторую группу входов сумматора операнд В поступает также в инверсl2) ) 720 ном коде. Таким образом, на выходах сумматора l образуется разность двух операндов в инверсном коде. На выходе переноса сумматора 1 может получиться сигнал как в виде "0", так и в виде "!". На выходе .28 устройства получается разность операндов в прямом коде.

Аналогично работает устройство и при положительном А и отрицательном В операндах.

При наличии нулевого еигнала на входе 10 задания режима работы устройство работает в режиме передачи на выход 28 либо уиеньшаеиого, либо вычитаемого (в зависимости от сигнала на входе 9 разрешения выдачи результата в обратном коде) . В этом режиме на выходе элемента И 25 получается сигнал "0", который поступает на входы элемента ИЛИ 18 и элемента ИЛИ-НЕ 11, а также на вход элемента ИЛИ !9.

Если на входе 9 присутствует сигнал "О, то на выходе элемента ИЛИНЕ !3 — сигнал "1", который через элемент ИЛИ 21 поступает на второй вход коммутатора 3, на третий вход коимутатора 3 поступает сигнал "О".

Сигнал "1" с выхода элемента ИЛИ-НЕ

13 поступает также через элемент

ИЛИ 19 на вторые входы группы 6 элементов РАВНОЗНАЧНОСТЬ. На вторые входы группы 5 элементов ИЛИ-HE сигнал !

О "1 поступает через элемент ИЛИ 18, тем самым блокируя их работу, на второй вход элемента ИЛИ-НЕ 12, а с него в виде логического "0" - на вход элемента ИЛИ-НЕ Il с выхода которо15 ro в виде логической "I на вторые входы элементов И группы 4, разрешая их работу. .Таким образом, на сумматор 1 (на первую группу входов) поступает one20 ранд А,а на вторую — нулевой код.Если оба операнда положительны, сигнал с выхода переноса сумматора 1 в виде "0" поступает на вход переноса сумматора ). На выходе устройст25 ва 28 фиксируется прямой код операнда А, знаковый разряд которого сигналом "О" снимается с элемента РАВНОЗНАЧНОСТЬ 22.

1211720

Составитель А.Степанов

Редактор Н.Пвыдкая Техред З.Палий

Корректор М. Самборская

Подписное

Филиал ППП "Патент", r.Óæãîðîä, ул. Проектная, 4

Закаэ 641/53 Тираж 673

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

1!3035, Москва, Ж-35, Раушская наб.,д. 4/5