Буферное запоминающее устройство

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИК юо Ф G I l

0 (21) 3768820/24-24 (22) 11.07.84 (46) 23.02.86, Бюл.У 7 (72) Ю.Л.Степанов, В..В.Маэаник, . И.Н,Лучин и М.С.Баранов (53) 681.327(088.8) (56) Натент Японии Ф 54-30982, кл. 97(7)С, опублик. 1979.

Авторское свидетельство СССР

У 809358, кл. 911 С 9/00, 1981. (54)(.57) 1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО, содержащее первый, второй и третий счетчики, первый и второй накопители, первый и второй элементы ИЛИ, первый дешифратор, причем выход первого счетчика соединен с первым входом первого накопителя, выход второго счетчика подключен к входу первого дешифратора, выход первого элемента ИЛИ соединен с суммирующим входом второго счетчика, выход второго элемента ИЛИ подключен к вычнтающему входу второго счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродейст- . вия устройства, в него введены первый и второй триггеры, элементы И с первого по четвертый, первая группа элементов И, причем группа входов накопителей является первым входом устройства, первые входы первого и второго элементов И являются вторым входом устройства, третьим входом которого являются первые входы третьего н четвертого элементов И, первые выходы накопителей соединены с входами первого элемента ИЛИ, первый выход второго накопителя соединен с счетным входом первого счетчика, вы„„SU„„1213502 Д ход первого элемента ИЛИ подключен к счетному входу первого триггера, инверсный выход которого соединен с вторым входом первого элемента И, выход которого подключен к второму входу первого накопителя, прямой выход первого триггера соединен с вторым входом второго элемента И, выход которого подключен к второму входу второго накопителя, выход первого счетчика соединен с первым входом второго накопителя, вторые выходы накопителей подключены к входам второго элемента ИЛИ, второй выход второго накопителя соединен с счетным входом третьего счетчика, выход второго элемента ИЛИ подключен к счет" ному входу второго триггера, инверсный выход второго триггера соединен. с вторым входом третьего элемента И, выход которого подключен к третьему входу первого накопителя, прямой выход второго триггера соединен с вторым входом четвертого элемента

И, выход которого подключен к третьему входу второго накопителя, выход третьего счетчика соединен с четвертыми входами накопителей, группы выходов накопителей подключены к входам элементов ИЛИ первой группы, вьгходы которых являются первым выходом устройства, вторым и третьим выходами которого являются выходы первого дешифратора, четвертым выходом — установочные входы триггеров и счетчиков и пятые входы накопителей.

2. Устройство по п.l, о т л ич а ю щ е е с я тем, что каждый накопитель содержит второй и третий де1213502 шйфраторы, группы элементов И с первой по четвертую, третий и четвертый элементы ИЛИ,. регистры и вторую группу элементов КПИ, причем выходы второго дешифратора подключены к одним из входов элементов И первой группы, выходы которых соединены с входами третьего элемента ИЛИ и с

Одними иэ входов элементов И второй группы, выходы которых соединены с одними .иэ входов регистров, выходы третьего дешифратора.подключены к одним из входов элементов И третьей группы, выходы которых соединены с

Изобретение относится к вычислительной технике, в частности к sanoминающим устройствам.

Цель изобретения — повышение быстродействия устройства. 5

На фиг.l и 2 изображены структур ные схемы буферного запоминающего устройства и накопителя соответственно. устройство (фиг.!) содержит пер- !0 вый триггер 1, первый элемент ИЛИ 2, первый счетчик 3, первый 4 и второй

5 элементы И, первый 6 и второй 7 накопнтели, второй счетчик 8, первый дешифратор 9, второй элемент !5

ИЛИ 10, третий счетчик 11, второй триггер 12, третий 13 и четвертый

14 элементы И, первую группу элементов ИЛИ !5.

Накопитель (фиг.2) 6 (7 } содержит 20 второй дешифратор 16, первую группу элементов И 17 вторую группу элемен" тов И 18, третий элемент НЛИ 19, регистры 20, третий дешифратор 21, третью группу элементов И 22, четвер- 2S тую группу элементов И 23, четвертый элемент ИЛИ 24, вторую группу элементов ИЛИ 25.

Кроме того, устройство содержит первый 26, второй 27 и третий 28 вхо- 3o ды, первый 29, второй 30 и третий 31 выходы, а накопитель - первый 32, второй 33 входы, группу входов 34,. группу выходов 35, третий 36, четвервходами четвертого элемента ИЛИ и с

I одними из входов элементов И четвертой группы, другие входы которых подключены к выходам регистров, а выходы - к входам элементов ИЛИ второй группы, выходы которых являются одними из выходов накопителя, дру- . гиии выходами которого являются выходы третьего и четвертого элементов ИЛИ, а входами — входы второго и третьего .дешифраторов н другие входы регистров и элементов И первой, второй н третьей групп.

2 тый 37 входы, первый 38, второй 39 и третий 40 выходы, а также Оно имеет четвертый вход 41.

Буферное запоминающее устройство работает следующим образом.

Перед началом работы устройства на его вход 41 подается единичный сиГнал, который обнуляет все элементы регистров 20, накопителей 6 и 7, триггеры 1 и 12. Первый дешифратор 9 дешифрирует нулевое состояние счетчика 8 и формирует на выходе 30 уст-. ройства сигнал "Накопители свободны", а с выхода 31 устройства выдается нулевой уровень сигнала "Занято".

Сигнал "Накопители свободны" запрещает считывание информации из устройства. Нулевой уровень сигнала .

"Занято" разрешает запись информации и устройство °

В режиме записи на вход 26 устройства поступает информация. Каждое слово поступающей информации сопро» вождается си1налом "Запись", поступающим на вход 27 устройства. При записи первого слова "!" с инверсного выхода триггера 1 разрешается поступление сигнала "Запись" через первый элемент И 4 на вход 33.накопителя 6. После этого по адресу, поступающему со счетчика 3 иа вход 32 на-. копителя 6, происходит запись в j --й

Д О, И -1, где h — число регистрое

20) регистр 20 накопителя 6. Содерl 213502

10 !

50 жимое счетчика 3 лежит в пределах от 0 до н -1.

При записи в накопитель 6 поступающий на его вход 32 адрес записи дешифрируется дешифратором 16. Далее

"1" с j -ного выхода дешифратора 16 вместе с сигналом "Запись", поступающим с входа 33 накопителя 6, ноступает Hà i --й элемент И !7. Единичный сигнал с выхода этого элемента

1 разрешает запись через J-й элемент

И 18 слова в. соответствующий регистр 20. Единичный сигнал с выхода

t ,1--го элемента И 17 является признаком того, что произведена запись в соответствующий регистр 20. Этот . сигнал поступает на J-й вход элемента ИЛИ 19, на выходе которого формируется сигнал Записано". Последний с выхода 39 накопителя 6 через элемент ИЛИ 2 поступает на счетный вход триггера 1 и суммирующий вход счетчика 8. В результате этого состояние триггера 1 переключается на обратное, а содержимое счетчика 8 увеличивается на единицу. После записи первого слова в устройство на прямом выходе триггера 1 будет "1", а на инверсном " "0". При поступлении второго слова информации единичный сигнал с прямого выхода триггера 1, поступая на вход элемента И 5, разрешает поступление сигнала

"Запись" с входа 27 устройства на вход накопителя 7, после чего про. исходит запись в j-й регистр 20 накопителя 7. При записи слова, поступившего в устройство вторым, д для второго накопителя равно нулю. Процесс записи информации во второй накопитель 7 аналогичен записи в первый накопитель 6. После записи слова во второй накопитель 7 с его вы-. хода выдается сигнал "Записано".

Последний поступает на счетный вход счетчика 3 и увеличивает его содержимое на единицу. Кроме того, сн.— нал "Записано" через элемент ИЛИ 2 поступает иа счетный вход триггера

1 и суммирующий вход счетчика 8. В результате этого состояние триггера

1 пеуеключается на обратное, а содержимое счетчика 8 увеличивается на единицу. Запись третьего слова происходит точно также, как и запись первого, с той лишь разницей, что первое слово записывается в нулевой регистр 20 первого накопителя б, а третье — в первый регистр этого накопителя. Запись четвертого слова осуществляется в первый регистр 20 второго накопителя 7 и т.д.

Процесс записи продолжается до тех пор, пока не иссякнет поток поступающей информации или пока не 6v-, дут заполнены накопители 6 и 7. В последнем случае содержимое счетчика 8 равно 2и-I т.е. своему максимальному значению. Такое содержимое дешифрируется дешифратором 9 и с выхода этого дешифратора через выход

31 устройства выдается сигнал "Занято", запрещающий запись информации в устройство.

Работа устройства в режиме чте-! ния возможна только в случае, когда в накопителях имеется информация, т.е. содержание счетчика 8.не -равно нулю. В этом случае с выхода дешифратора 9 через вход 32 устройства выдается нулевой уровень сигнала

"Накопители свободны", который разрешает считывание информации из устройства. В режиме чтения на вход 28 устройства поступает запрос на счи- тывание информации - сигнал "Считывание". При считывании первого слова информации "1" с инверсного выхода триггера 12 поступает на вход элемента И 13 и разрешает поступление сигнала "Считывание" на вход 36 накопителя 6, После этого по адресу, поступающего со счетчика 11 на вход

37 накопителя 6, происходит чтение из j -го регистра 20 накопителя 6, Содержимое счетчика 11 лежит в пределах от 0 до 0-1.

При чтении из накопителя 6 адрес чтения дешнфрируется дешифратором 21.

Далее он с 1-го (при чтении первого слова равно нулю) выхода дешифратора 21. вместе с сигналом "Чтение",: поступающим с входа 36 накопителя 6, поступает на j-й элемент И 22. Единичный сигнал с выхода этого элемента разрешает считывание через элементы И 23 слова из j -го регистра 20.

Затем это слово через элементы ИЛИ 25 выдается на выходы 35 накопителя 6, а с него через элементы ИЛИ 15 — на выход 29 устройства. Единичный сигнал с выхода j-го элемента И 22 является признаком того, что из 1-го регистра 20 произошло считывание.

Этот сигнал, поступая на 4-й вход элемента ИЛИ 24, формирует на его

1213502 выходе сигнал "Считано". Последний с первого выхода 38 накопителя 6 че" рез элемент ИЛИ 10 поступает на счетный вход триггера 12 и вычитающий вход счетчика 8. В результате этого состояние триггера 12 переключается на обратное, а содержимое счетчика 8 уменьшается на единицу.

После считывания первого слова из. устройства на прямом выходе триггера 12 будет "l", а на инверсном"0". При поступлении запроса на считывание второго слова единичный сигнал с прямого выхода триггера 12, поступая на вход элемента И 14, -pasрешает поступление сигнала "Считыва" ние" не вход накопителя 7, после чего происходит считывание иэ j-го регистра 20 накопителя 7. При считывании второго слова устройства 1 для накопителя 7 равно нулю. Процесс счить1вания информации из накопителя

7 аналогичен считыванию из накопителя б. После считывания второго слова из накопителя 7 с его выхода выдается сигнал "Считано". Последний поступает на счетный вход счетчика

11 и увеличивает его содержимое на единицу, Кроме того, сигнал "Считано" через элемент ИЛИ 10 поступает на счетный вход триггера 12 и вычитающий вход счетчика 8, и результате этого состояние триггера 12 переключается на обратное, а содержимое счетчика 8 уменьшается на единицу.

Чтение третьего слова происходит точно также, как и чтение по первому запросу, с той лишь разнйцей, что первое слово было считано из нулевого регистра 20 накопителя 6, а третье — из первого регистра .20.

Соответственно считывание первого

10 слова будет Происходить из нулевого регистра 20 накопителя 7, а четвертого — as первого регистра 20.

Таким образом, при нечетных sanpocax на считывание слова считыва-.

1 ются иэ регистров 20 накопителя 6, а при четных запросах - из накопителя 7. Процесс считывания продолжается до тех пор, пока не перестанут поступать запросы на считывание

2О или пока не считывается вся информация as накопителей 6 и 7. В последнем случае содержимое счетчика 8 равно нулю. Нулевое состояние этого счетчика дешифрируется дешифратором

9 и формирует на выходе 30 устройства сигнал "Накопители свободны".

Последний запрещает считывание информации as устройства.

Таким образом, наличие раздель® ных счетчиков 3 и 11 для адреса sanucu и адреса чтения соответственно и счетчика 8 для подсчета количества слов информации,, хранимой в устройстве, позволяет осуществлять.од35 новременно запись и чтение.

i213502

ПоБпнсиое роектмаа, 4

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и предназначено для объединения процессоров и блоков памяти в системы высокой произ води гельности

Изобретение относится к вычислительной технике и может быть использовано для сопряжения ЭВМ, имеющих единый канал обмена информации, например ЭВМ Электроника-60 с внешними устройствами пользователя

Изобретение относится к области вычислительной техники и может быть использовано в мультипроцессорных системах обработки информации и в системах обмена данными со множеством устройств ввода-вывода

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам отображения информации, где может быть использовано как устройство для осуществления взаимодействия микро-ЭВМ с газоразрядным плазменным табло

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах с общей магистралью, в многомашинных системах управления связью

Изобретение относится к области вычислительной техники и предназначено для построения коммутационных сетей вычислительных систем

Изобретение относится к электросвязи и может быть использовано в автоматизированных системах управления технологическими процессам, телемеханике и локальных вычислительных сетях

Изобретение относится к электросвязи и может быть использовано в автоматизированных системах управления технологическими процессам, телемеханике и локальных вычислительных сетях

Модем // 2109332
Изобретение относится к области вычислительной техники и касается портативного интерфейсного блока или содема, который позволяет устанавливать временную двустороннюю связь между заключенной в корпус аппаратурой управления технологическим процессом и персональным компьютером общего назначения без использования электрического соединения между ними

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к устройствам для управления передачами данных через неспециализированную шину между запоминающим устройством или совокупностью внешних устройств (включая процессоры), как по отдельности, так и в совокупности, а более конкретно, к средствам, позволяющим разрешать конфликты на основе приоритетов между устройствами более эффективно, посредством исключения бесполезно отработавших циклов разрешения конфликтов и больших пакетных буферных устройств, и делать пропускную способность доступной для передачи данных

Изобретение относится к схемам модулей диспетчерского управления с дуплексной связью для использования в системе передачи информации, более конкретно к электронным схемам модулей диспетчерского управления с дуплексной связью для использования в системе передачи информации, обеспечивающей передачу информации даже при наличии ошибок в линии связи за счет дуплексной связи между диспетчерскими устройствами
Наверх