Универсальный логический модуль

 

Изобретение относится к импульсной , технике и предназначено для реализации всех логических функций двух переменных. Цель изобретения - повышение надежности модуля и расширение области его применения. Это достигается тем, что модуль имеет минимальное количество настроечных входов. Это определяет простоту настройки и реализации блоков управления . Модуль содержит информационные шины 1 и 2, шины настройки 3 и 4, выходные шины 5 и 6, трехвходовый логический элемент (ЛЭ) И-НЕ 7. В него дополнительно введены два двухвходовых элемента РАВНОЗНАЧНОСТЬ 8 и 9 и двухвходовой ЛЭ И-НЕ 10. Первый и второй ЛЭ И-НЕ образованы транзисторами 15 - 18 и 19 - 21 соответственно , элементы 8 и 9 - транзисторами 22-26 и 27-31 соответственно . Выходными шинами являются шины 11 и 12. 1 ил. 00 ел со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН др 4 Н 03 К 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21)3770156/24-21 (22) 23.07.84 (46) 23.02.86. Бюл. Р 7 (72) В. И. Бенкевич, Л. Б. Авгуль, В. А. Мищенко и С. И. Иакареня (53) 521.374(088.8) (56) Авторское свидетельство СССР

У 898,618, кл. Н 03 К 19/00, 1980. (54) УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ (57) Изобретение относится к импульсной технике и предназначено для реализации всех логических функций двух переменных. Цель изобретения— повышение надежности модуля и расширение области его применения. Это

„„Я0„„1213537 А достигается тем, что модуль имеет минимальное количество настроечных входов. Это определяет простоту настройки и реализации блоков управления. Модуль содержит информационные шины 1 и 2, шины настройки

3 и 4, выходные шины 5 и 6, трехвходовый логический элемент (ЛЭ) И-НЕ 7.

В него дополнительно введены два двухвходовых элемента РАВНОЗНАЧНОСТЬ

8 и 9 и двухвходовой ЛЭ И-НЕ 10.

Первый и второй ЛЭ И-НЕ образованы транзисторами 15 — 18 и 19 " 21 соответственно, элементы 8 и 9 — тран« зисторами 22-26 и 27-31 соответственно. Выходными шинами являются шины 11 и 12. 1 ил.

Значения сигналов на входах настройки!

1 12

5 6

3 4

Х2 Х2

О

XI/Õ2 XI ° Х2 X2 XI Х2 6 XI

XI XI XI 0+X2 XI "Х2

XI X2 XI Ь Х2 XI Ч Х2 Х1 4 Х2

Ф 1

Изобретение относится к импульс". ной технике и предназначено для реализации всех логических функций двух переменных.

Цель изобретения — повышение надежности и расширение области применения.

Поставленная цель достигается тем, что модуль имеет минимальное число настроечных входов, что опре. деляет простоту его настройки и реализации блоков управления при построении на его основе автоматов с памятью.

Кроме того, .модуль обладает более широкими схемотехническими возможностями, так как имеет четыре выхода, на каждом из которых реализуются различные логические функции. Это значительно упрощает реализацию на его основе многовыходных адаптивных вычислительных и управляющих структур.

Ва чертеже представлена электрическая принципиальная схема универсального логического модуля.

Универсальный логический модуль содержит первую 1 и вторую 2 информационные шины, первую 3 и вторую 4 шины настройки, первую 5 и вторую 6 выходные шины, первый трехвходовый элемент И-НЕ 7, два двухвходовых элемента 8 и 9 РАВНОЗНАЧНОСТЬ, второй двухвходовый элемент И-НЕ 10, первая информационная шина 1 подключена к первым входам первого и второго элементов И-НЕ 7 и 10, вторая информационная шина 2 подключена к вторым входам первого элемента

И-НЕ 7 и второго элемента 9 РАВНОЗНАЧНОСТЬ, первая шина 3 настройки подключена к второму входу второго элемента И-НЕ 1О, вторая шина 4 настройки подключена к третьему

213537 входу первого элемента И-НЕ 7, выходы элементов И-НЕ 7 и 10 подключены к входам первого элемента РАВНОЗНАЧНОСТЬ 8, инверсный выход которого подключен к первому входу второго элемента РАВНОЗНАЧНОСТЬ 9, прямые и инверсные выходы элементов

РАВНОЗНАЧНОСТЬ 8 и 9 соединены с выходными шинами 5,6,11 и 12. р Между шинами 13 и 14 питания включены цепочки МОП-транзисторов, образующие первый 7 и второй 10 элементы И-НЕ (транзисторы 15 — 18, 19 — 21 соответственно) и первый 8 и второй 9 элементы РАВНОЗНАЧНОСТЬ

8 и 9 (транзисторы 22 — 26, 27 — 31 соответственно).

Первый элемент И-НЕ выполнен из трех переключательных 15 — 17 и одном нагруэочном 18 транзисторах, второй элемент И-HE 10 выполнен нэ двух переключательных 19 и 20 и нагрузочном 21 транзисторах. Первый 8 (второй 9) элемент РАВНОЗНАЧНОСТЬ состоит из последовательно включенного нагрузочного транзистора 28 и двух параллельно включенных ветвей, каждая состоит из последовательно включенных переключательного и второго нагрузочного транзисторов (соответственно 23,26,28 и 3! для одной ветви и 24,25,29 и 30 для другой ветви).

Устройство работает следующим образом.

На информационные шины 1 и 2 поступают входные переменные Х1 и Х2 соответственно. Одновременно на шины 3 и 4 настройки подаются сиг» налы настройки И1 и И2 соответственно. При этом на выходных шинах 5,6, 11 и !2 устройства реализуются логические фукции в соответствии с приведенной таблицей. функции, реализуемые на выходах

1213537

Составитель А. Кабанов

Редактор О..Головач Техреду.Кастелевич Корректор Т. Колб

Закаэ 786/61 Тираж 813 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/$

Филиал ППП "Патент", г. Ужгород, ул. — Проектная, 4

Формула изобретения

Универсальный логический модуль, содержащий первую и вторую информационные шины, первую и вторую шины настройки, первую и вторую выходные шины, первый элемент И-НЕ, первый вход которого соединен с первой ин-. формационной шиной, а третий †. с второй настроечной шиной, о т л и— ч а ю шийся тем, что, с целью расширения области применения и повьапения надежности, в него введены два элемента РАВНОЗНАЧНОСТЬ и второй элемент И-НЕ, причем первая информа-, 4 ционная шина подключена к второму входу второго элемента И-НЕ, вторая информационная шина подключена к вторым входам первого элемента И-НЕ и второго элемента РАВНОЗНАЧНОСТЬ, первая настроечная шина подключена к второму входу второго элемента И-НЕ, выходы элементов И-НЕ подключены к входам первого элемента РАВНОЗНАЧ10 НОСТЬ, инверсный выход которого подключен к первому входу второго элемента РАВНОЗНАЧНОСТЬ, прямые и инверсные выходы элементов РАВНОЗНАЧНОСТЬ соединены с выходными шина15 ми.