Устройство для контроля блоков памяти

 

Изобретение относится к области приборостроения и может быть исполь- 3овано для контроля цифровых блоков памяти. Цель изобретения - повышение достоверности контроля. Устройство содержит блок синхронизации, два формирователя эталонньрс кодов, блок сравнения, генератор псевдослучайной последовательности, два коммутатора, инвертор, блок управления, счетчик и индикатор. Устройство дасснь тано на максимальное число контролируемых ошибок 10 . В режиме самоконтроля устройство имитирует конт()оль блока памяти , имеющего 500 ошибок. Проведение оперативного самоконтроля перед каждой проверкой блока памяти позво- /лило значительно увеличить достоверность контроля, т.к. исключило . возможность влияния неисправностей контролирующего блока на заключение об исправности контролируемого блока . 1 ил. § (Л

COIQ3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А (51) 4 (.11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTGPCHGMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3695289/24-24 (22) 26,01.84 (46) 28.02.86. Бюл. ¹ 8 (72) С. А. Косарев, В. В. Дмитриев и А, Н. Дебальчук (53) 681.327.6(088.8) (56) Авторское свидетельства СССР

¹- 888211, кл. 6 11 С 29/00, 1979 .

Авторское свидетельство СССР № 926725, кл, G Il С 29/00, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ПАМЯТИ (57) Изобретение относится к области приборостроения и может быть исполь.зовано для контроля цифровых блоков памяти, Цель изобретения — повышение достоверности контроля. Устройство содержит блок синхронизации, два формирователя зталонных кодов, блок сравнения, генератор псевдослучайной последовательности, два коммутатора, инвертор, блок управления, счетчик и индикатор. Устройство расснитано на максимальное число контролируемых ошибок 10 . В режиме самоконтроля устройство имитирует контроль блока памяти, имеющего 500 ошибок. Проведение оперативного самоконтроля перед каждой проверкой блока памяти позво(лило значительно увеличить достоверность контроля, т.к. исключило возможность влияния неисправностей контролирующего блока на заключение об исправности контролируемого блока. 1 ил.

1215136

° 20

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля блоков памяти.

Цель изобретения - повьппение достоверности контроля, На чертеже представлена функциональная схема устройства.

Устройство содержит блок синхронизации I соединенный с контролируе- 10 мым блоком 2 и первым формирователем эталонных кодов 3, блок сравнения 4, один из входов которого соединен с выходом второго формирователя эталонных кодов 5, входы последнего 15 и генератора псевдослучайной последовательности б соединены с выходом блока синхронизации 1, выходы генератора псевдослучайной последо" вательности б соединен с управляющим входом первого коммутатора 7„ первый вход которого соединен с выходом формирователя эталонных кодов 3 непосредственно, а второй— через инвертор 8, выход первого 25 коммутатора 7 подключен к первому входу . второго коммутатора 9, второй вход кото..рого соединен с выходом формирователя эталонных кодов 3, а третий вход

",подключен к выходу контролируемого

30 блока. 2, Управляющий вход второго коммутатора 9 соединен с выходом блока управления 10. Выход коммутатора 9 соединен с вторым входом блока сравнения 4„ выход которого через счетчик 11 соединен с индикатором 12, Устройство работает следующим образом.

Блок синхронизации 1 вырабатывает тактовые и синхронизирующие им, пульсы, которые поступают на форми рователи эталонных кодов 3 и. 5, на контролируемый блок 2 и на генератор псевдослучайной последовательности

6 Формирователи эталонных кодов 3 45 и 5 вырабатывают две одинаковые кодовые последовательности нулей и единиц 1 эталонные коды могут формироваться с разными частотами, что дает воэможность проводить контроль

50 при ускоренном воспроизведении). Генератор псевдослучайной последовательности б вырабатывает код, состоящий из заведомо известного количества единичных импульсов на определенное число элементов памяти, случайным образом распределенных в интервале цикла контроля. Псевдослучайная последовательность, вырабатываемая генератором псевдослучайной последовательности 6, поступает на управляющий вход коммутатора 7, на первый вход которого поступает код с формирователя эталонного кода

3 непосредственно, а на второй вход — через инвертор 8, Таким образом на выходе коммутатора 7 формируется эталонный код с заведомо известным числом искусственно введенных ошибок путем инвертирования отдельных разрядов кода. Код с выхода коммутатора 7 поступает на первый вход коммутатора 9, на второй вход которого поступает код с формирователя эталонных кодов 3 непосредственно, а на третий вход — выходнок сигнал контролируемого блока, Блок управления 10 позволяет получать на выходе коммутатора 9 любой из трех его входных сигналов в зависимости от управляющего сигнала. Сигнал с выхода коммутатора 9 поступает на первый вход блока сравнений

4, -на второй вход которого поступает эталонный код с выхода.формирователя эталонных кодов 5. Полученные импульсы ошибок с выхода блока сравнения 4 поступают через счетчик

t1 на »»ндикатор 12.

Самоконтроль устройства производится следующим образом. Блок управления 10 подключает на выход второго коммутатора 9 (на вход блока сравнения 4) сигнал с выхода коммутатора

7, имитирующий контролируемый блок с заранее известным числом ошибок, В случае исправности устройства контроля на индикаторе 12 должно отобразиться заранее известное число ошибок, Затем на выход коммутатора 9 поступает сигнал, имитирующий полностью исправный контролируемый блок (ошибки отсутствуют), В случае исправности устройства контроля на индикаторе 12 должно отображаться нулевое число ошибок. Затем в случае если устройство контроля исправно, блок управления 9 подключает на выход коммутатора 9 (на вход блока сравнения 4) выходной сигнал контролируемого блока 2, Таким образом, заключение о годности контролируемого блока дается с учетом возможных неисправностей контролируемого блока> что значительно повышает достоверность контроля блоков памяти.

1215136

ВНИИПИ Заказ 910/58 Тираж 544 Подписное

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4

Блок синхронизации устройства выполнен на микросхемах типа

К134ИЕ2, К134ИЕ5, К134КП8, К134КП9, К134ЛБI. .Формирователи эталонных кодов выполнены на микросхемах типа

К134ИР1, KI34KII9, KI34TB14. В качестве коммутаторов использовались ми,кросхемы К134КП8и К! 34КП9. В схеме сравнения использовалисьмикросхемы типа 1521CAI, K52ICA2, K133КП2, К133НЕ5, 10

К564КН2 и КIЗЗЛА8. В качестве блока управления использован 3-позиционный переключатель. Счетчик выполнен на микросхемах типа К134ИЕ2, KI34TB14, К134КП8, К149КТIБ, 1514ИДI, К134ИД6. 15

В качестве индикатора были использованы цифровые индикаторы типа ЗЛС324А, I

Устройство рассчитано на макси мальное число контролируемых ошибок

10 . В режиме самоконтроля устройство имитирует контроль блока памяти, имеющего 500 ошибок. Проведение оперативного самоконтроля перед каждой проверкой блока памяти позволило значительно увеличить достоверность контроля, так как исключило возможность влияния неисправностей контролируемого блока на заключение об исправности контролируемого блока.

Формула изобретения

Устройство для контроля блоков памяти, содержащее блок синхронизации, первый выход которого является пер35 вым контрольным выходом устройства, \ второй выход блока синхронизации соединен с первым формирователем эталонных кодов, выход которого является вторым контрольным выходом устройства, и блок сравнения, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности конт- роля, в устройство введены второй формирователь эталонных кодов, генератор псевдослучайной последовательности, инвертор, два коммутатора, блок управления, счетчик и индикатор, причем входы второго формирователя эталонных кодов и генератора псевдослучайной последовательности соединены с соответствующими выходами блока синхронизации, выход генератора псевдослучайной последовательности подключен к управляющему входу первого коммутатора, один из входов которого соединен с выходом первого формирователя эталонных кодов непосредственно, а другой— через инвертор, выход блока управлени подключен к управляющему входу второго коммутатора, один из входов которого соединен с выходом первого коммутатора, другой вход - c выходом первого формирователя эталонных кодов, третий вход второго коммутатора является контрольным входом устройства, первый вход блока сравнения соединен с выходом второго коммутатора, второй вход — с выходом второго формирователя эталонных кодов, выход блока сравнения через счетчик соединен с индикатором.