Запоминающее устройство с самоконтролем

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU ÄÄ 1203600 (gy) 4 G 11 С 29/00

1, - о .,,/

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

С5

CO

1Р

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3710607/24-24 (22) 13.03.84 (46) 07.01.86. Бюл. № 1 (72) В. Н. Горшков, В. А. Корнышев и И. Г. Шаварин (53) 681.327.6 (088.8) (56) Автоматика и телемеханнка, 197 . № 7, с. 155, рис. 1.

Авторское свидетельство СССР № 920848, кл. G ll С 29/00, 1976. (54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее регистр адреса, входы которого являются адресными входами устройства, а выходы соединены с адресными входами накопителя, информационные входы и выходы которого подключены соответственно к выходам и входам первой группы блока коррекции, регистр числа, входы и выходы первой группы которого соединены соответственно с выходами и входами второй, группы блока коррекции, а входы и выходы второй группы являются информационными входами и выходами устройства, управляющие входы накопителя, регистра адреса, регистра числа и блока коррекции подключены к соответствуюшим выходам блока управления, первый и второй входы которого являются первым и вторым управляющими входами устройства, а третий вход блока управления соединен с выходами блока анализа ошибок, отличающееся тем, что, с целью повышения быстродействия, в него введены ассоциативный накопитель, первый и второй элементы И и элемент НЕ, причем информационные входы ассоциативного накопителя подключены к адресным входам устройства. вход записи соединен с выходом второго элемента И, а выход подключен к второму входу Первого элемента И и к третьему входу второго элемента И, первый вход которого соединен с выходом элемента НЕ, а второй вход подключен к управляющему выходу блока коррекции и к первому входу первого элемента И, выход которого соединен с входом блока анализа ошибок, вход элемента HE и вход блока анализа ошибок являются третьим управляющим входом устройства.! 203600

Изобретение относится к автоматике и вычислительной технике, в частности к запоминающим устройствам.

Цель изобретения -- повышение быстродействия устройства.

На чертеже приведена структурная схема запоминающего устройства с самоконтролем.

Устройство содержит регистр 1 адреса. накопитель 2, блок 3 коррекции, регистр 4 числа, блок 5 управления, блок 6 анализа ошибок, имеющий формирователь 7 сигналов временной диаграммы, счетчик 8 реверсивного типа, первый 9 и второй 10 элементы И, первый 11 и второй 12 элементы

ИЛИ и элемент И-НЕ !3. Блок 5 управления содержит формирователь 14 синхросигналов, коммутатор 15, триггер 16, счетчик 17, элемент И 18, формирователь 19 управляюгцих сигналов, первый управляющий вход 20 выборки и второй управляющий вход 21 режима записи. Блок 6 анализа ошибок имеет выход

22 и вход 23. Кроме того, устройство содержит ассоциативный накопитель 24, первый 25 и второй 26 элементы И, элемент

НЕ 27 и третий управляющий вход 28 устройства.

Запоминающее устройство работает следующим образом.

В режиме заполнения ассоциативного накопителя (контроля) на управляющий вход

28 устройства подается низкий уровень сигнала, т.е. логический «О». В запоминающем устройстве производится проверка работоспособности ячеек памяти.

Блок 6 анализа ошибок не функционирует, так как нулевой управляющий сигнал подан на входы элементов И 9 и 10.

Сигнал с выхода элемента HE 27, равный логической «1», поступает на один из входов элемента И 26.

На адресные входы устройства поступает код адреса ячейки памяти накопителя 2, на информационные входы устройства — код записываемого числа (для контроля ячейки}, а на вход 21 — — сигнал, соответствующий режиму записи. По сигналу выборки, поступающему на вход 20 устройства, блок 5 формирует последовательность управляющих сигналов в соответствии с временной диаграммой записи. Код адреса поступает на вход ассоциативного накопителя 24 и записывается в регистр 1 адреса, с выхода которого передается на адресные входы накопителя 2. Код числа записывается в регистр 4 и с его выхода поступает íà вход блока 3 коррекции, который осуществляет кодирование информации в соответствии с выбранным избыточным кодом. Избьггс;", и код числа с выхода блока 3 поступает па информационные входы накопителя 2 и:аписывается в выбранную ячейку.

Формирование управляющих сигналов блоком 5 в соответствии с временной диаграммой режима работы устройства производится следующим образом.

l5

:а

2

С выходов формирователя 14 синхросигналов сигналы различной частоты поступают на информационные входы коммутатора 15, на управляющий вход которого подается код управления с выходов 22 блока

6 анализа ошибок. В начальном состоянии на вход управления коммутатора 15 поступают синхросигналы максимальной частоты с первого выхода формироватечя 14. Сигналом выборки, поступающим с входа 20 устройства на вход установки «1» триггера

16, производится запись в него единичной информации. Разрешающий потенциал с единичного выхода триггера 16 подается на второй вход элемента И 18, разрешая прохождение синхросигналов с выхода комму-:àòîðà 15 на вход счетчика 17, который производит деление частоты поступающих на его вход синхросигналов. С выходов счетчика

l7 сигналы подаются на первые входы формирователя 19, на второй вход которого поступает сигнал с входа 21 устройства.

На выходах формирователя 19 формируются управляющие сигналы в соответствии с временной диаграммой цикла работы. По окончании цикла работы с второго выхода формирователя 19 на вход установки «О» триггера 16 поступает сигнал «Конец цикла» и устанавливает его в начальное состояние.

IIpH этом на второй вход элемента И 18 подается потенциал с единичного выхода триггера 16, запрещак)щий прохождение синхросигналов на вход счетчика 17. На этом цикл раооты устройства заканчивается.

Блок 5 управления позволяет менять временную диаграмму цикла работы устройства. При изменении управляющего кода, поступающего с выходов 22 блока 6 анализа ошибок на управлякцций вход коммутатора

15, например, на единицу, на вход счетчика

17 поступают синхросигналы более низкой частоты с второго выхода формирователя

14, что приводит к увеличению времени цикла работы устройства. В режиме заполнения ассоциативного накопителя (контроля) в счетчике 8 код не меняется. Следовательно, частота - управляющих сигналов также че меняется и должна быть выбрана такой, чтобы устройство работало устойчиво, т. е. не возникали ошибки из-за сбоев.

При считывании в режиме заполнения ассоциативного накопителя код адреса записывается з регистр адреса и поступает на вход ассоциативного накопителя 24. С выхода регистра 1 адреса код адреса поступает на адресные входы накопителя 2, из выбранной ячейки памяти которого произв: .:t Teÿ читывание информации. Считанный избыточный код числа поступает на вход блока 3, где производится его декодирование. При обнаружении ошибки в считанной информации сигнал с соответствующего выхода блока 3 поступает на входы элементов И 25 и 26. Если адрес, по которому происходит считывание ошибочной информа1203600!

25

40

Составитель О. Исаев

Редактор О. Головая Техред И. Верес Корректор Е. Рошко

Заказ 8425/56 Тираж 583 Подписное

Вг1ИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, ж — 35, Раушская наб., д. 4,5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 ции, отсутствует в ассоциативном накопителе 24, то с его выхода поступает разрешающий сигнал на элементы И 25 и 26, причем единичный сигнал с выхода элемента И 26 разрешает запоминание данного адреса в ассоциативном накопителе 24. Таким образом, в режиме заполнения ассоциативного накопителя выявляются адреса отказавших ячеек, которые запоминаются в ассоциативном накопителе 24.

В рабочем режиме на управляющий вход

28 устройства подается высокий уровень.

В режиме считывания устройство работает следующим образом.

Код адреса считываемого числа поступает на вход регистра 1 адреса и на вход ассоциативного накопителя 24. С выхода регистра 1 адреса код адреса поступает на адресные входы накопителя 2, из выбранной ячейки памяти которого производится считывание информации. Считанный избыточный код числа поступает на вход блока 3, где производится декодирование. Далее с выхода блока 3 код числа поступает на вход регистра 4, записывается в него и выдается на информационные выходы устройства.

Факт обнаружения ошибки в считанной информации устанавливается блоком 3. При этом сигнал поступает на один из входов элемента И 25. На другой вход элемента

И 25 поступает сигнал с выхода ассоциативного накопителя 24, высокий уровень которого означает, что в ассоциативном накопителе нет адреса ячейки, по которому происходит считывание, т. е. происходит сбой.

Таким образом, факт обнаружения сбоя информации означает наличие высокого уровня сигнала на выходе элемента И 25.

Данный сигнал поступает !!а вход 23 и разрешает работу блока 6 анализа обшибок, который функционирует следующим образом.

В исходном состоянии нулевой код управления с выхода счетчика 8 поступает на вход элемента И-НЕ 13, разрешающий потенциал с выхода которого поступает на третий вход элемента И 9. На вторые входы элементов И 9 и 10 поступает высокий уровень сигнала с входа 28. При обнаружении сбоя сигнал с входа 23 блока 6 анализа ошибок через первый вход элемента И 9 поступает на вход «Сложение» счетчика 8 и увеличивает его содержимое на единицу, что приводит к увеличению времени цикла работы устройства. Сигнал с входа 23 блока 6 анализа ошибок через элемент ИЛИ 11 поступает также на установочный вход формирователя 7, который предназначен для задания допустимого времени наработк i на ошибку. С момента поступления этого сигнала через заданное допустимое время с выхода формирователя 7 на вход «Вычитание» счетчика 8 постук!ает сигна,l, который на единицу уменьшасT его содерх имое, что

1! риводит к lмoн ьlilению циh.!а работы х с!ройства. Сигнал с выхода формирователя

7 через элемент И.1И 11 поступает также на его установочньш вхо,j, задавая новый цикл отсчета времени.

Б случае отсутствия сбоев в каждом цикле ОTсчета Вре1 !еllи !!pоисходиT уыеньнiеliие. на е.1иницх cо:lержимого счетчика 8.

В случае обнаружения сбоев в каждом ци к.1е Отсчета Врех!е!{ и форм и оовате1ем 7 происходит увеличение содержимо!.о счетчика 8.

D случае последовательного поступления сигналов на вход «Сложение» и на вход

«Выч!Иванне» счетчик находится в динамическом равновесии.

В случае отсутствия сбоев на выходе счетчика 8 !срез некоторое время устанавливается нулеьое значение кода управления.

11ри !Госту;!ленни Iia его вход «Вычитание» еще одного сиг!!Нла с выхода формирователя 7 значение кода управления изменяется на единичное, что приводит к максимальному увеличению времени цикла работы устройства. Во избежание этого при нулевом коде управления lioTc II,,èà1 с выхода элемента

ИЛИ 2 поступает на третий вход элемен-а И 10 и за!!рен1ает прохождение el« нала с выхо.lа формирователя 7 на вход счетчика 8.

В случае обнаружения в каждом цикле отсчета времени более одной ошибки на выходе счетчика 8 через некоторое время устанавливается единичное значение кода управления. При поступлении еще одного сигнала обнаружения сбоя на выходе счетчика 8 устанавливается нулевое значение кода управления, что приводит к максимальному уменьшени!о цикла работы устройства, à c,låдовательно, к появленик1 новых сбоев. Во избежание этого при единичном коде управления потенциал с выхода элемента И-НЕ 13 поступает на третий вход элемента И 9 и запрещает прохождение сигнала обнаружения сбоя с в. ода 23 блока 6 на вход

«Сложение» cic-- ика 8.

Таким образом, в зависимости голько от частоты сбоев ф<>рмируется управляющий код с выхода 22 блока 6 анализа ошибок.

Ошибки, вызванные отказами элементов. IlpH этом не влияют на частоту унравляюн1их сигналов.