Устройство для сравнивания чисел

 

Изобретение относится к области автоматики и в ычислительной техники и может быть использовано в устройствах автоматического контроля и управления, в системах ЧПУ. Целью изобретения является упрощение устройства и расширение области применения за счет получения разности чисел с учетом поля допусков. Устройство содержит сумматор, элементы И, ИЛИ-НЕ, НЕ, задержки и D-триггер. Устройство позволяет производить точное или приближенное (в поле допуска л ) сравнение двух п-разрядных двоичных чисел, представленных параллельным кодом, вычислить точное или приближенное значение разности сравниваемых чисел, а также формировать сигналы Равно, Больше, Меньше. 1 ил. (Л С to to о 4ib ;о

СОЮЗ СОВЕТСНИК

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2i) 3778570/24-24 (22) 09.08.84 (46) 30.03.86.Бюл. Ф 12 (71) Харьковский ордена Ленина политехнический институт им. В.И.Ленина (72) О.Г.Простаков (53) 681.325.5 (088.8) (56) Авторское свидетельство СССР

1Ф 541166, кл. G 06 F 7/04, 1975.

Авторское свидетельство СССР

9 679977, кл. G 06 F 7/02, 1977. (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройСтвах автоматического контроля и

„„SU„„1221649 А (5D 4 С 06 Р 7/02 управления, в системах ЧПУ. Целью изобретения является упрощение устройства и расширение области применения за счет получения разности чисел с учетом поля допусков. Устройство содержит сумматор, элементы И, ИЛИ-НЕ, НЕ, задержки и D-триггер.

Устройство позволяет производить точное или приближенное (в поле допуска д ) сравнение двух п-разрядных двоичных чисел, представленных параллельным кодом, вычислить точное или приближенное значение разности сравниваемых чисел, а также формировать сигналы "Равно", "Больше", Меньше", 1 ил.

1 12

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах автоматического контроля и управления, в системах ЧПУ.

Цель изобретения — упрощение устройства и расширение области применения путем получения разности чисел с учетом поля допусков.

На чертеже приведена схема предла гаемого устройства для сравнения чисел.

Устройство содержит сумматор 1, элементы ИЛИ 2, элементы ИЛИ-НЕ 3, элементы НЕ 4, D-триггер 5, элементы

И 6 и 7, элемент НЕ 8, элемент 9 задержки, выход 10 равенства устройства, выходы неравенства 11 и 12 устройства вход 13 логической единицы вход 14 начальной установки устройства, входы 15 и 16 сравниваемых чисел соответственно, вход 17 поля допусков, информационные выходы 18 устройства.

Назначение элементов, входящих в устройство для сравнения чисел, следующее.

Сумматор 1 служит для вычисления разности чисел С = А — В, для определения знака разности С и для формиро вания исполнительного сигнала равенства сравниваемых чисел. С помощью элементов ИЛИ 2, ИЛИ-НЕ 3 устанавливается заданное поле допуска. Элементы ИЛИ-НЕ 3, НЕ 4 организуют обратный код числа В, подаваемый на входы сумматора. 1) -триггер 5 вырабатывает сигнал "Равно", а элементы И

6 и 7 — сигналы "Больше", "Меньше", по сигналу разрешения. Элемент задержки 9 служит для задержки сигнала .начальной установки устройства, поступающего на третьи. входы элементов

И 6 и 7, на время, равное ( (3 R RC 3 N % (3 р где а — время задержки элемента 9, на которое смещается положительный перепад сигнала разрешения, рi I — задержка переноса одного

„и разряда сумматора — время срабатывания 0-триго гера; и — число разрядов сумматора.

Задержка сигнала начальной установки устройства необходима для уст-. ранения ложных кратковременных сигналов "Больше" или "Меньше" на выхо21649 з

5

10 !

45 дах элементов И 6 и 7 при равенстве сравниваемых нисел.

В исходном состоянии на входе 14 сигнала начальной установки присутствует нулевой уровень сигнала, который через элемент задержки 9 закрывает элементы И 6 и 7 и по В -входу удерживает триггер 5 в состоянии сброса, При этом единичный уровень сигнала на его инверсном выходе подается на вторые входы элементов И

6 и 7. Таким образом, в исходном состоянии на выходах 10 — 12 устройства сигналы "Равно", "Больше", Меньше отсутствуют.

Устройство работает следующим образом (два режима работы).

В первом режиме — сравнение чисел

A и Ь на абсолютное равенство (с точ" ностью до единицы младшего разряда).

В этом случае на вход поля допусков

17 подается код 000-0, при этом на входы сумматора поступают прямой код

A и обратный код числа B.

Если А = Ь, то на выходе сумматора появляется код 111-1, а на выходе переноса старшего разряда Р„„ сумматора — "0". При подаче на вход переноса младшего разряда P сумматора сигнала начальной установки (сигналом начальной установки снимается сброс с Р -входа триггера 5), что равносильно прибавлению "1" к коду 111-1, "1" распространяется по цепи переноса сумматора и появляется на выходе P„+„, при этом результат суммы становится равным нулю. Таким образом, на выходе р„, сумматора образуется положительный перепад сигнала, который переводит Р -триггер по входу С в состояние "1" (на -входе триггера постоянно присутствует единичный уровень сигнала), при котором на прямом выходе триггера появляется сигнал "Равно". Нулевой потенциал инверсного выхода триггера запирает элементы И

6 и 7, запрещая появление сигналов

"Больше", "Меньше".

Если имеет место неравенство A + B, то результат на выходе сумматора, в худшем случае при А = Ь +1, представлен кодом 000-0, а сигнал на выходе сумматора равен "1". При появлении сигнала начальной установки уровень сигнала на выходе Р +, не изменяется и 2 --триггер остается в исходном состоянии, при котором единичный уровень сигнала с его инверс3 12 ного выхода открывает элементы И 6 и 7 по вторым входам. На первом входе элемента И 6 также "1", значит, с приходом задержанного сигнала начальной установки на третий вход элемен21649 1 мых чисел, а также формировать сигналы

"Равно", "Больше", "Меньше".

Формула изобретения

55 та И 6, на его выходе появляется сигнал "Больше". С выхода сумматора снимается результат разности С = А -В .

Если имеет место неравенство A И, то код на выходе сумматора, в худшем случае при А = Ь вЂ” 1, равен 011-1, а сигнал на выходе Р„„ сумматора равен "0" поэтому при появлении сигнала начальной установки на выходе сумматора код становится равным 111-1, а выход переноса Р„„ не изменяет своего состояния. Триггер остается в исходном состоянии, а нулевой уровень сигнала с выхода Рр„ сумматора через элемент НЕ 8 и элемент И 7 образует выходной сигнал "Меньше".

Во втором режиме — сравнение чисел A и Ь с учетом поля допуска (с точностью до i --го разряда). Поле допусков на входах сумматора организуется следующим образом. Если необходимо произвести сравнение чисел с точностью до 2i 1 единиц младшего разряда (14i < k k i л), то на младшие

1 входов 17 поля допусков подаются

"1", при этом на выходах 1 элементов ИЛИ 2 также "1", а на выходах элементов ИЛИ-НЕ 3 — "0", независимо от значений младших 1 разрядов сравниваемых чисел. На выходах сумматора разрядов результата суммирования имеют значения "1" и при подаче на вход Р сигнала начальной установки 1 -разрядов результата сло жения переходит в "0", а к (i +1)-му разряду результата суммирования добавляется единица переноса из i -го разряда. Такое построение схемы исключает из сравнения младшие 1 разрядов сравниваемых чисел. Сравнение производится с n-j разрядами чисел по первому варианту, так как сигнал начальных условий независимо от значений сравниваемых чисел всегда проходит на вход переноса (i+1)-ro разряда сумматора.

Таким образом, предлагаемое устройство позволяет производить точное или приближенное (в поле допуска а ) сравнение двух и-разрядных двоичных чисел, представленных параллельным кодом, вычислять точное или приближенное значение разности сравниваеf0

t5

50 устройство для сравнения чисел, содержащее сумматор, два элемента И, k элементов ИЛИ, где k — - максималь-. ная разность допуска, h — k +1 элементов НЕ, причем выход переноса старшего разряда сумматора подключен непосредственно к первому входу первого элемента И и через элемент НЕ к первому входу второго элемента И, выходы элементов И являются выходами неравенства устройства, входы разрядов первого числа устройства с (k+1)-го по и -й подключены к входам первой группы сумматора с (k+1)-го по 4 -й соответственно, входы разрядов второго числа устройства с (k+1)-го по и -й через элементы НЕ подключены к входам второй группы сумматора с (I +1)-ro no h -й соответственно, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства и расширения области применения за счет получения разности чисел с учетом поля допусков, оно содержит элементов

ИЛИ-НЕ, элемент задержки и 3 -триггер, прямой выход которого является выходом равенства устройства, инверсный выход соединен с вторыми входами элементов И, синхронизирующий вход соединен с выходом переноса старшего разряда сумматора, информационный — с входом логической единицы устройства, а вход установки в нулевое состояние является входом начальной установки устройства и соединен с входом переноса младшего разряда сумматора и через элемент задержки — с третьими входами элементов И, первые входы элементов ИЛИ и элементов ИЛИ-НЕ соединены с входами

k младших разрядов соответственно первого и второго чисел устройства, вторые входы одноименных элементов

ИЛИ и ИЛИ-НЕ объединены и подключены к входам допусков соответствующих разрядов устройства, выходы элементов

ИЛИ подключены к соответствующим вхо-, дам первой группы сумматора, выходы элементов ИЛИ-НЕ подключены к соответствующим входам второй группы сумматора, выходы которого являются информационными выходами устройства.

1221649

Составитель А.Александров

Редактор Н.Воловик Техред В.Кадар Корректор А. Зимокосов

Заказ 1613/54 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4