Устройство для цифровой индикации

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода и отображения цифровой информации. Целью изобретения является упрощение устройства. Для этого в него введены второй дешифратор , второй регистр и RS-триггер. При появлении на выходе блока памяти кода разделительной запятой через дешифратор запятой и знака срабатывает триггер, в результате чего следующий импульс с распределителя импульсов поступает через элемент И-ИЛИ-НЕ регистра на управляющий электрод предыдущего разряда элементов индикации. Одновременно с этим дешифратор запятой и знака запрещает работу дешифратора и подает импульс на информационные электроды элементов индикации, в результате чего в соответствующем разряде элементов индикации отображается значение величины данного разряда совместно с запятой. 1 ил. to ю со tc СХ)

СОЮЗ СОВЕТСКИХ

СО14ИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„,SU„,1223281 (Я) 4 G 09 G 3 04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1.;-,",",:

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ (21) 3801605/24-24 (22) 15.10.84 (46) 07.04.86. Бюл. № 13 (71) Специальное конструкторско-технологическое бюро средств представления информации (72) А. Т. Дмитренко и В. Н. Теткин (53) 681.327 (088.8) (56) Авторское свидетельство СССР № 903961, кл. G 09 G 3/04, 1979.

Авторское свидетельство СССР № !012329, G 09 G 3/04, 1981. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ

ИНДИКАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода и отображения цифровой информации. Целью изобретения является упрощение устройства.

Для этого в него введены второй дешифратор, второй регистр и RS-триггер. При появлении на выходе блока памяти кода разделительной запятой через дешифратор запятой и знака срабатывает триггер, в результате чего следующий импульс с распределителя импульсов поступает через элемент И вЂ” ИЛИ вЂ” НЕ регистра на управляющий электрод предыдущего разряда элементов индикации. Одновременно с этим дешифратор запятой и знака запрещает работу дешифратора и подает импульс на информационные электроды элементов индикации, в результате чего в соответствующем разряде элементов индикации отображается значение величины данного разряда совместно с запятой. 1 ил. а

1223281

Изобретение . относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода и отображения цифровой информации, Цель изобретения — упрощение схемы

5 устроиства.

На чертеже представлено предлагаемое устройство.

Устройство содержит генератор 1 импульсов, распределитель 2 импульсов, блок 3 памяти, первый дешифратор 4 (символов), вто- 10 рой дешифратор 5 (запятой и знака), элементы 6 индикации, первый регистр 7, второй регистр 8 (знака и запятой) и RS-триггер 9.

На первом этапе осуществляется запись входной информации поразрядно в блок 3 памяти, работой которого управляют последовательно соединенные генератор 1 и распределитель 2 импульсов.

На втором этапе происходит считывание информации с блока 3 памяти и отображение ее на элементах 6 индикации. Устройство на этом этапе работает следующим образом.

Первый импульс с распределителя 2 импульсов, работой которого управляет генератор 1 импульсов, поступает параллельно на блок 3 памяти, на выходе которого появляется ранее записанная информация о знаке 2S отображаемого числа, которая поступает на вход дещифратора 5 запятой и знака, на

S-вход RS-триггера 9, устанавливая триггер в исходном состояние, на регистр 8, второй вход которого соединен с выходом дешифратора 5 запятой и знака, а выход подключен к информационному элект роду старшего разряда элементов 6 индикации и на управляющий электрод старшего разряда элементов б индикации. Если величина знака отрицательная, то в старшем разряде элементов 6 индикации отображается знак « — ».

Следуюшим импульсом, поступающим с распределителя 2 импульсов, на выходе блока 3 памяти выставляется значение величины старшего разряда результата, записанно- 4р го ранее в блок 3 памяти. Это значение через дешифратор 4 символов преобразуется в код управления элементами б индикации.

Этот же импульс с распределителя 2 импульсов через элемент И вЂ” ИЛИ вЂ” HE регистра 7 поступает на управляющий электрод второ- 45

ro разряда элементов б индикации, в результате чего на элементах 6 индикации отображается значение величины старшего разряда результата.

Отображение последующих разрядов происходит аналогично предыдущему.

Как только на выходе блока 3 памяти появляется код разделительной запятой, через дешифратор 5 запятой и знака срабатывает

RS-триггер 9, в результате чего следующий импульс с распределителя 2 импульсов поступает через элемент И вЂ” ИЛИ вЂ” НЕ регистра 7 на управляющий электрод предыдущего разряда элементов 6 индикации. Одновременно с этим дешифратор 5 запятой и знака запрещает работу дешифратора 4 и подает импульс на информационные электроды элементов 6 индикации, в результате чего в соответствующем разряде элементов

6 индикации отображается значение величины данного разряда совместно с запятой.

Отображение следующих разрядов индикации происходит аналогично описанному процессу, только сдвигается относительно начала на один разряд. При появлении на выходе распределителя 2 импульсов N-го импульса, (где N — число разрядов индикации), он обнуляется и весь процесс этапа отображения повторяется сначала.

В предлагаемом устройстве значительно сокращены аппаратные затраты и уменьшено количество связей.

Формула изобретения

Устройство для цифровой индикации, содержащее последовательно соединенные генератор импульсов, распределитель импульсов и блок памяти, первый дешифратор, выходы которого соединены с информационными электродами элементов индикации, кроме первого, управляющие электроды которых соединены с выходами первого регистра, отличающееся тем, что, с целью упрощения схемы, оно содержит последовательно соединенные второй дешифратор и второй регистр и RS-триггер, выходы которого соединены с одними входами разрядов первого регистра, другие входы которых соединены с выходами распределителя импульсов, кроме первого, вход блока памяти соединен с информационными входами дешифраторов, второй выход второго дешифратора соединен с К-входом триггера, со стробирующим входом первого дешифратора и шиной запятой элемента индикации, первый выход распределителя соединен с S-входом

RS-триггера, с управляющим входом второго регистра и управляющим электродом первого элемента индикации, информационный электрод которого соединен с выходом регистра.

1223281

Редактор О.Юрковецкая

Заказ 1718/54

Составитель А. Кулиева

Техред И. Верес Корректор Л. Пилипенко

Тираж 455 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4