Устройство тактовой синхронизации

 

Изобретение относится к системе передачи дискретной информации по каналам связи. Упрощается устройство путем сокращения-числа счетчиков. Устройство содержит регенератор фронтов входного сигнала 1, суммирующий счетчик (СС) 2, запоминающий блок (ЗБ) 3, счетчик 4 адресов,ждущий мультивибратор (ЖМ) 5, блок 6 опорных частот и делитель 7 частоты. Количество ячеек памяти и их разрядность равны соответственно количеству временных интервалов и разрядности СС 2. По мере переполнения СС 2 потенциал, появившийся на его старшем разряде, запускает ЖМ 5,который генерирует импульс, равный по длительности элементарной посьшке. Этот импульс поступает с ЖМ 5 на вход Сброс СС 2. Происходит запись О в ячейке памяти ЗБ 3 и подготовка ЗБ 3 к очередному накоплению информации о временном положении фронта входного сигнала. Потенциал со старшего разряда СС 2 поступает также на вход Сброс делителя частоты 7. Происходит подстройка временного положения синхросигнала.1 ил. I (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) А (504 Н 04 L 7 04 7 02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

4 и

ОПИСАНИЕ ИЗОБРЕТЕНИ г.-. ... .,,:, /

И ABTGPCHOMV СВИДЕТЕЛЬСТВУ ф 7 (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к системе передачи дискретной информации по каналам связи. Упрощается устройство путем сокращения. числа счетчиков.

Устройство содержит регенератор фронтов входного сигнала 1, суммирующий счетчик (СС) 2, запоминающий (21) 3522378/24-09 (22) 17. 12. 82 (46) 07.04.86. Бюл. ¹ 13 (71). Красноярский политехнический институт (72) Ю.И. Кротов и А.И. Туркин (53) 621.394.662 (088.8) (56) Авторское свидетельство СССР № 656231, кл. Н 04 L 7/02, 1977.

Патент США 4189622, кл. Н 04 L 7/04, 1980. блок (3Б) 3 счетчик 4 адресов ждущий мультивибратор (ЖМ) 5, блок 6 опорных частот и делитель 7 частоты.

Количество ячеек памяти и их разрядность равны соответственно количеству временных интервалов и разрядности СС 2. По мере переполнения

СС 2 потенциал, появившийся на его старшем разряде, запускает ЖИ 5,который генерирует импульс, равный по длительности элементарной посылке.

Этот импульс поступает с EH 5 на вход "Сброс" СС 2. Происходит запись

"0" в ячейке памяти ЗБ 3 и подготовка ЗБ 3 к очередному накоплению информации о временном положении фронта входного сигнала. Потенциал со старшего разряда СС 2 поступает также на вход "Сброс" делителя частоты 7. Происходит подстройка временного положения синхросигнала.1 ил.

1223391

Изобретение относится к системе передачи дискретной информации по каналам связи и может быть использовано при синхронной обработке дискретных сообщений для формирования последовательностей синхроимпульсов.

Цель изобретения — упрощение устройства путем сокращения числа счетчиков, На чертеже представлена структурная электрическая схема устройства тактовой синхронизации.

Устройство тактовой синхронизации содержит регенератор 1 фронтов входного сигнала, суммирующий счетчик 2, запоминающий блок 3, счетчик

4 адресов, ждущий мультивибратор 5, блок 6 опорных частот и делитель 7 частоты.

Устройство работает следующим образом.

20

Сигнал поступает на вход регенератора 1,с выхода которого на вход суммирующего счетчика 2 приходит импульсная последовательность, состоящая из импульсов короткой длительности, временное положение которых в этой последовательности совпадает с временным положением

30 моментов пересечения входным сигналом порогового уровня, который устанавливается в регенераторе 1 фронтов равным половине амплитудного значения напряжения входного сигнала.

Суммирующий счетчик 2 считает эти импульсы и через промежуток времени, равный временному интервалу Т/п, результат счета в виде кода записывается в запоминающий блок 3 по команде, поступающей с блока 6 опорных частот. Данная команда представляет собой одиночный импульс, поступающий с выхода блока 6 опорных частот на вход разрешения записи запоминающего блока 3.

После записи результата счета в запоминающий блок 3 на счетный вход счетчика 4 адресов приходит одиночный импульс с выхода блока 6 опорных частот, который изменяет код счетчика 4 адресов. Разряды счетчика 4 адресов подключены к адресным входам запоминающего блока 3, поэтому с приходом импульса на счетный вход 55 счетчика 4 адресов изменяется адрес ячейки памяти запоминающего блока 3 и на входе вывода данных запоминающего блока 3 появляется число в виде кода, записанное по этому адресу.

Это число будет равно нулю, если устройство тактовой синхронизации только что начало работу, и отлично от нуля, если по этому адресу в запоминающий блок 3 уже было записано некоторое число, соответствующее количеству импульсов, пришедших в данный временной интервал. Последняя ситуация характерна для устройства тактовой синхронизации, работающей уже некоторое время в режиме накопления информации о распределении фронта входного сигнала.

После смены адреса на вход разрешения записи суммирующего счетчика 2 с выхода блока 6 опорных частот поступает одиночный импульс,который разрешает запись в суммирующий счетчик 2 указанного выше числа.

После записи числа в суммирующий счетчик 2, этот счетчик будет суммировать импульсы, пришедшие за временной интервал, с тем числом импульсов, которое было записано ранее, и через временной интервал, равный Т/и, результат счета снова записывается в запоминающий блок 3 по сигналу с блока 6 опорных частот по тому адресу, из которого предварительно записывалась информация в суммирующий счетчик 2 и который соответствует определенному постоянному временному интервалу на длительности элементарной посылки.Далее все повторяется. Очевидно, что количество ячеек памяти и их разрядность равны соответственно количеству временйшх интервалов и разрядности суммирующего счетчика 2.

По мере переполнения суммирующего счетчика 2 потенциал, появившийся на его старшем разряде, запускает ждущий мультивибратор 5, который генерирует импульс, равный по длительности элементарной посылки. Этот импульс поступает с выхода ждущего мультивибратора 5 на вход "Сброс" суммирующего счетчика 2, тем самым происходит запись "О" в ячейки памяти запоминающего блока 3, т.е. происходит подготовка запоминающего блока 3 к очередному накоплению информации о временном положении фронта входного сигнала. Потенциал со старшего разряда суммирующего счетчика 2 поступает также на вход

1223391

Формула изобретения

Составитель В. Евдокимова

Редактор Н. Данкулич Техред И.Попович Корректор Л. Пилипенко

Тираж .624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 1726/60

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

"Сброс" делителя 7 частоты, тем самым происходит подстройка временного положения синхросигнала.

Устройство тактовой синхронизации, содержащее регенератор фронтов входного сигнала, суммирующий счетчик, счетчик адресов и блок опорных частот, о т л и ч а ю щ е е с я тем, что, с целью упрощения уст ройства путем сокращения числа счетчиков, в него введены запоминающий блок, делитель частоты и ждущий мультивибратор, при

Этом выход регенератора фронтов входного сигнала подключен к входу суммирующего счетчика, выходы разрядов которого подключены к входам ввода данных запоминающего блока, выходы вывода данных которого соединены с входами соответствующих разрядов суммирующего счетчика,при.— чем к входам разрешения записи суммирующего счетчика и запоминающего блока подключены соответствующие дополнительные выходы блока опорных частот, первый выход которого через

10 счетчик адресов подключен к адрес1ным входам запоминающего блока, а второй выход — к входу делителя частоты, вход "Сброс" которого объединен с входом ждущего мультивибрато-. ра и подключен к выходу старшего разряда суммирующего счетчика, к входу "Сброс " которого подключен выход ждущего мультивибратора.