Устройство для синхронизации многоканальных систем связи

 

УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ МНОГОКАНАЛЬНЫХ СИСТЕМ СВЯЗИ, содержащее п усилителейограничителей , блок выделения знакоперемен сигнала, к тактовому входу которого и к соответствующему входу запоминающего блока подключен выход задающего генератора , причем между выходами и входами основных разрядов запоминающего блока включен арифметический блок, а между выходами и входами дополнительных разрядов - блок управления, отличающееся тем, что, с Целью упрощения устройства путем исключения датчика аппаратного времени и каскадов обработки сигнала , в него введены входной и выходной коммутаторы , управляемые распределителем, и последовательно соединенные арифметический сумматор и дополнительный запоминающий блок, при этом выход блока выделения знакоперемен сигнала подключен к дополнительному входу блока управления и к соответствующему входу дополнительного запоминающего блока, выходы которого подключены к дополнительным входам арифметического блока, а выходы основных разрядов запоминающего блока подключены к соответствующим входам дополнительного запоминающего блока и к соответствующим входам арифметического сумматора , к другим входам которого подключены выходы дополнительных разрядов запоминающего блока, а выходы арифмеS тического сумматора подключены к соответствующим входам блока управления, кроме того, выход задающего генератора подключен к счетному входу распределителя, а выходы п усилителей-ограничителей через входной коммутатор подключены к информационному входу блока выделения знакоперемен . О5 О5 СО IN5 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4(51) Н 04 J 3/06//Н 04 | 7/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2365991/24-09 (22) 01.06.76 (46) 07.07.85. Бюл. № 25 (72) Н. Д. Ляшенко, P. О. Онищенко и В. В. Швыдкий (53) 621.394.662 (088.8) (56) 1. Авторское свидетельство СССР № 431640, кл. Н 04 | 7/02, 1972 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ МНОГОКАНАЛЪНЪ|Х СИСТЕМ СВЯЗИ, содержащее и усилителейограничителей, блок выделения знакоперемен сигнала, к тактовому входу которого и к соответствующему входу запоминающего блока подключен выход задающего генератора, причем между выходами и входами основных разрядов запоминающего блока включен арифметический блок, а между выходами и входами дополнительных разрядов — блок управления, отличающееся тем, что, с целью упрощения устройства путем исключения датчика аппаратного времени и каскадов обработки сигнала, в него введены входной и выходной комÄÄSUÄÄ 1166328 R мутаторы, управляемые распределителем, и последовательно соединенные арифметический сумматор и дополнительный запоминающий блок, при этом выход блока выделения знакоперемен сигнала подключен к дополнительному входу блока управления и к соответствующему входу дополнительного запоминающего блока, выходы которого подключены к дополнительным входам арифметического блока, а выходы основных разрядов запоминающего блока подключены к соответствующим входам дополнительного запоминающего блока и к соответствующим входам арифметического сумматора, к другим входам которого подключены выходы дополнительных разрядов запоминающего блока, а выходы арифметического сумматора подключены к соответствующим входам блока управления, кроме того, выход задающего генератора подключен к счетному входу распределителя, а выходы и усилителей-ограничителей через входной коммутатор подключены к информационному входу. блока выделения знакоперемен.

1166328

Изобретение относится к электросвязи и может использоваться в многоканальных. синхронных системах связи.

Известно устройство для синхронизации многоканальных систем связи, содержащее и усилителей-ограничителей, блок выделения знакоперемен сигнала, к тактовому входу которого и к соответствующему входу запоминающего блока подключен выход задающего генератора, причем между выходами и входами основных разрядов запоминающего блока включен арифметический блок, а между выходами и входами дополнительных разрядов — блок управления (1) .

Однако в известном устройстве наличие в каждом канале индивидуальных блоков выделения знакоперемен и в особенности многоразрядных каскадов сравнения ходов на выходе устройства приводит к значительному росту объема оборудования с увеличением числа обслуживаемых каналов, и как следствие к понижению надежности устройства.

Цель изобретения — упрощение устройства.

Цель достигается тем, что в устройство для синхронизации многоканальных систем связи, содержащее п усилителей-ограничителей, блок выделения знакоперемен сигнала, к тактовому входу которого и к соответствующему входу запоминающего блока подключен выход задающего генератора, причем между выходами и входами основных разрядов запоминающего блока включен арифметический блок, а между выходами и входами дополнительных разрядов — блок управления, введены входной и выходной коммутаторы, управляемые распределителем, и последовательно соединенные арифметический сумматор и дополнительный запоминающий блок, при этом выход блока выделения знакоперемен сигнала подключен к дополнительному входу блока управления и к соответствую. щему входу дополнительного запоминающего блока, выходы которого подключены к дополнительным входам арифметического блока, а выходы основных разрядов запоминающего блока подключены к соответствующим входам дополнительного запоминающего блока и к соответствующим входам арифметического сумматора, к другим входам которого подключены выходы дополнительных разрядов запоминающего блока, а выходы арифметического сумматора подключены к соответствующим входам блока управления, кроме того, выход задающего генератора подключен к счетному входу распределителя, а выходы п усилителей-ограничителей через входной коммутатор подключены к информ ационному входу блока выделения знакоперемен.

На чертеже приведена структурная электрическая схема предложенного устройства.

Устройство для синхронизации многоканальных систем связи содержит и усилителей ограничителей 1 (1,, 1,...,1„), входной коммутатор 2, выходной коммутатор 3, распределитель 4, задающий генератор 5, запоминающий блок 6, арифметический блок 7, блок 8 управления, арифметический сумматор 9, дополнительный запоминающий блок 10, блок 11 выделения знакоперемен сигнала, состоящий из сдвигающего регистра 12 и сумматора 13 по модулю два.

Устройство работает следующим образом.

Усиленный и ограниченный сигнал каждого канала поступает на вход входного коммутатора 2. Тактовые импульсы задающего генератора 5, имеющего частоту 1.=,, поступают на вход распределителя 4, имеющего столько адресов, сколько каналов обслуживается системой синхронизации.

Поэтому каждый, из каналов опрашивается с частотой F, =1 -, где N — число каналов.

С выхода входного коммутатора 2 отсчеты линейного сигнала подаются на вход сдвигающего регистра 12 блока 11, сдвиг информации в котором производится синхронно с работой входного коммутатора 2.

Поэтому на входе и выходе сдвигаюшего регистра 12 выделяется пара смежных отсчетов входного сигнала каждого из каналов связи. Полярность каждой пары отсчетов сравнивается сумматором 13 по модулю два, который определяет знакоперемену в линейном сигнале при несовпадении полярности смежной пары отсчетов.

Сигнал знакоперемены с выхода сумматора 13 по модулю два подается на управляющий вход блока 8 управления и запом и на юще го блока 10.

При отсутствии знакоперемены устройство работает следующим образом.

При этом на входе запоминающего блока 10 удерживается потенциал, соответствующий числу «+1», которое добавляется к числу на выходах основных разрядов запоминающего блока 6.

Так как сдвиг информации в запоминающем блоке 6 происходит с частотой F, число ячеек памяти которого равно числу каналов, то добавление «+ 1» к числу, имеющемуся в запоминающем, блоке 6, происходит с частотой F =, что соответствует циклу работы входного 2 и выходного 3 коммутаторов.

При числе основных разрядов, равном п, на выходах запоминающего блока 6 образуется последовательность чисел 0,1,2,..., 2", 0,1,..., 2,.... Любое из чисел этой последовательности повторяется с тактовой

1166328

3 частотой (=$». Дла задаааого заачения f частоту задающего генератора 5 можно определить как

F, =2" .N 4q .

Для вывода тактовой частоты к потребителям сигналы с выхода старшего из основных .разрядов запоминающего блока 6 подаются на групповой вход выходного коммутатора 3, работающего синхронно с входным. Тактовая частота, выводимая из многоканальной системы синхронизации, имеет форму меандра, поскольку старший из основных разрядов в состояниях

О, 1, 2,...; 2" принимает значение двоичного нуля, а в состояниях 2 +1; 2" +2; ...2 — состояние двоичной единицы.

Выходы дополнительных m разрядов запоминающего блока 6 через блок 8 управления подключается к входам записи этих же разрядов. Это позволяет организовать режим хранения ранее записанной информации в дополнительных разрядах запоминающего блока 6.

В арифметическом сумматоре 9 постоянно происходит суммирование чисел первого слагаемого, образованного m дополнительными разрядами запоминающего блока 6 и второго слагаемого, образованного младшими m разрядами из числа основных. При этом число n — m определяет коррекционный эффект системы синхронизации.

При поступлении знакоперемены с вы.хода арифметического сумматора 9 младшая часть суммы (m — разрядное число) через блок 8 записывается в дополнительные разряды запоминающего блока 6 и далее хранится до следующей знакоперемены.

Из старших (и — m) разрядов суммы и сигнала переноса, которые подаются на адресные входы запоминающего блока IO, определяется число, соответствующее сигналу коррекции фазы тактовой частоты. Для корректирования фазы тактовой частоты на арифметический блок 7 подаются как сигналы с выхода основных разрядов запоминающего блока 6 (текущая фаза), так и сигнал подстройки, принимающий значения -2, -1,0+1+2, в зависимости от расхождения фаз.

Таким образом, подстройка фазы тактовой частоты происходит только в моменты появления знакоперемен во входном сигнале.

При этом в отсутствие знакоперемен основные разряды запоминающего блока 6 и арифметический блок 7 образуют делитель частоты с коэффициентом деления

К вЂ” — 2", а в дополнительных разрядах хранятся результаты промежуточных вычислений, определяющих инерционные свойства системы синхронизации.

Применение предложенного устройства позволяет значительно уменьшить объем оборудования и повысить его надежность по сравнению с известными устройствами.

Экономический эффект на 1 комплекте

16-канальной системы синхронизации составит ориентировочно 1400 †20 руб.

1166328

Редактор А. Шандор

Заказ 4324/55

Составитель А. Сагадиев

Техред И. Верес Корректор Е. Рошко

Тираж 659 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Устройство для синхронизации многоканальных систем связи Устройство для синхронизации многоканальных систем связи Устройство для синхронизации многоканальных систем связи Устройство для синхронизации многоканальных систем связи 

 

Похожие патенты:

Изобретение относится к системам связи и может быть использовано при передаче сообщений через канал с изменяемыми временными характеристиками

 

Наверх