Цифровое устройство фазовой синхронизации

 

Изобретение относится к электросвязи и может использоваться в устройствах передачи дискретной информации. Повышается помехоустойчивость. Входной сигнал через АЦП 1 поступает на цифровой фазовый дискриминатор 2. В этом блоке сравниваются фазы задающего колебания и колебания, вырабатываемого функциональным преобразователем (ФП) 12. ФП 12 представляет собой запоминающее устройство, в котором записаны коды дискретных отсчетов гармонического колебания в виде таблиц значений sin и cos . Адрес нужного значения BHxojciHoro сигнала ФП 12 формирует реверсивный счетчик (РС) 10. По импульсам генератора 15 тактовых импульсов в PC 10 переписывается число с сумматора 11. Сумматор 11 складьшает предыдущее значение кода PC 10 с содержимьм PC 14, в который с блока 18 задания начального кода через блок 17 переписи кода заносится код номинального приращения адреса. Код фазового рассогласования с цифрового фазового дискриминатора 2 поступает на накопительный сумматор (НС) 4.Когда содержимое НС 4 превысит некоторое значение, пороговый блок 3 выдает им9 М g to to ел о оо 4

СОЮЗ СОВЕТСКИХ

ОО 3

РЕСПУБЛИК

OllNCAHHE ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3830119/24-09 (22) 25.12.84 (46) 15 04.86. Бюл. Н- 14 (71) Пензенский политехнический институт (72) Б.В.Султанов, Л.Н.Афанасьев, С.Л.Шутов, Л.Н.Дорошкевич и В.Н.Райков (53) 621.394.662(088 ° 8) (56) Жодзинский И.М. и др. Расчетные модели цифровых систем фазовой автоподстройки частоты. Известия СССР.

Радиоэлектроника. Т. 19, 1976, 9 3, с. 43 °

Жодзинский И.М. Цифровые системы фазовой синхронизации. Радиотехника и электроника. Т. 24, 1979 Ф 9, с. 1790-1791. (54) ЦИФРОВОЕ УСТРОЙСТВО ФАЗОВОЙ

СИНХРОНИЗАЦИИ (57) Изобретение относится к электросвязи и может использоваться в устройствах передачи дискретной информа ции. Повьппается помехоустойчивость.

„„SU„„1225034 А

1 }) 4 Н 04 Ь 7/02

Входной сигнал через АЦП 1 поступает на цифровой фазовый дискриминатор 2.

В этом блоке сравниваются фазы задающего колебания и колебания, вырабатываемого функциональным преобразователем (ФП) 12. ФП 12 представляет собой запоминающее устройство, в котором записаны коды дискретных отсчетов гармонического колебания в виде таблиц значений sin u cos . Адрес нужного значения выходного сигнала ФП 12 формирует реверсивный счетчик (РС) 10.

По импульсам генератора 15 тактовых импульсов в PC 10 переписывается чис" ло с сумматора 11. Сумматор 11 складывает предыдущее значение кода PC 10 с содержимым РС 14, в который с блока 18 задания начального кода через блок 17 переписи кода заносится код номинального приращения адреса. Код фазового рассогласования с цифрового фазового дискриминатора 2 поступает . на накопительный сумматор (НС) 4.Когда содержимое НС 4 пр высит некоторое значение, пороговый блок 3 выдает им1225034 пульс. Этот импульс через элемент В результате РС 10 корректирует адрес задержки 5 поступает на ключи 7 и 8 отсчета. Прн постоянном знаке фазовои проходит на соответствующие входы ro рассогласования импульс переполнеPC 10 и усредняющего блока 9 через ния с усредняющего блока 9 поступает тот ключ, который открыт. Управляющий на PC 14, тем самым изменяя шаг номисигнал, зависящий от знака суммы в нального приращения. Это эквивалентНС 4, поступает на ключ 7 непосредст- но изменению частоты подстраиваемого венно, а на ключ 8 — через инвертор 6. колебания. 1 ил. е

Изобретение относится к технике электросвязи и может быть использовано при создании систем фазовой синхронизации в устройствах передачи дискретной информации.

Цель изобретения — повышение помехоустойчивости.

На чертеже представлена структурная электрическая схема цифрового устройства фазовой синхронизации.

Цифровое устройство фазовой синхронизации содержит аналого-цифровой преобразователь 1 (АЦП), цифровой фазовый дискриминатор 2, пороговый блок 3, накопительный сумматор 4, элемент задержки 5, инвертор 6, первый и второй ключи 7 и 8, усредняющий блок 9, первый реверсивный счетчик 10, сумматор 11, функциональный преобразователь 12, блок 13 контроля, второй реверсивный счетчик 14, генератор 15 тактовых импульсов, блок 16 управления, блок 17 переписи кода, блок 18 задания начального кода.

В функциональном преобразователе 12, представляющем собой постоянное запоминающее устройство, записаны коды дискретизированных отсчетов гармонического колебания. Задача синхронизации сводится к определению в тактовый момент времени адреса нужного отсчета, т.е. отсчета гармонического колебания, равного значению, когерентного с задающим. Поскольку частота f òàêòîâûõ импульсов генератора 15 . тактовых"импульсов и номинальная частота f задающего колебан ния заранее известны, то, пользуясь соотношением периодов этих частот

Tw)т„* » (», н зная число N дискретизированных

2 отсчетов, записанных в функциональном преобразователе 12 и составляющих полный период Т„ гармонического колебания, можно вычислить номинальное приращение адреса N нужного отсчета функционального преобразователя 12, возникающее в каждом такте: н

М = —. hl

2 f 2 (1)

Таким образом, адрес Zq ÄÄ(rj требуемого отсчета в r-й тактовый момент времени может быть вычислен как q Н*(2д,.„(„ ) ° ьД(т.Л и,), (2) где Z fr-1)- адрес предшествующего навьи отсчета, т. е .. отсчета, появляющегося в (r-1)-й тактовый момент времени, знак f 3 (mod N )означает, что сложение в фигурных скобках проиэвоI дится по модулю Х .

"Ф

Отмеченное обстоятельство положено

25 в основу работы предложенного устройства. Определенные с помощью выражений (1) и (2) значения N< и

Е 1,„,„ K не учитывают имеющий место в реальных условиях сдвиг фазы и уход частоты задающего колебания от его номинального значения f<, принятого в формуле (1). Отслеживание этих факторов производится с помощью системы фазовой автоподстройки.

Цифровое устройство фазовой синх35 ронизации работает следунхцим образом.

Входной сигнал дискретизируется и преобразуется в цифровой код посредством АЦП 1. С помощью цифрового фазового дискриминатора 2 осуществля40 ется сопоставление фаз задающего и вырабатываемого схемой колебаний и в

1225034 зависимости от их соотношения вырабатывается сигнал фазового рассогласования, представленный в виде кода

Z $r) . Отсчеты формируемого схемой колебания снимаются с функционального преобразователя кода фазы в коды мгновенных значений выходного сигнала функционального преобразователя 12, представляющего собой постоянное запоминающее устройство с записанной в него таблицей значений синуса или косинуса. Прн этом адресом нужного значения выходного сигнала, определяющим фазу вырабатываемого схемой колебания, является код, зафиксированный в первом реверсивном счетчике 10. Формирование этого кода производится следующим образом. В блоке 18 задания начального кода хранится код номинального приращения адРеса N< нужного отсчета функционального преобразователя 12, вычисленный с помощью формулы (1). При включении

1 аппаратуры по команде с блока 16 управления через блок 17 переписи кода производится запись этого кода во второй реверсивный счетчик 14. В каждом такте работы блока, т.е. с прихо9 дом каждого тактового. импульса с выхода генератора 15 тактовых импульсов, происходит перепись в первый реверсивный счетчик 10 результата сложения по модулю И числа, зафиксированного ранее в первом реверсивном счетчике 10, с содержимым второго реверсивного счетчика 14, т.е. реализуется алгоритм, предписываемый формулой (2). Число в первом реверсивном счетчике 10, как отмечалось выше, является адресом снимаемого с функционального преобразователя 12 цифрового отсчета выходного сигнала устройства синхронизации и подаваемого на цифровой фазовый дискриминатор 2. В зави. симости от соотношения фаз задающего и вырабатываемого схемой колебания формируемый носредством цифрового фазового дискриминатора 2 код фазового рассогласования Z (rJ может иметь различные знак и значение. В каждом такте этот код поступает на накопительный сумматор 4, где складывается с содержимым этого накопительного сумматора. При наличии постоянного

- фазового рассогласования число Е )r) . в преобладающем большинстве случаев имеет один н тот же знак. Поэтому по истечении нескольких тактов сумма ° накопленная в накопительном сумматоре 4, превысит порог срабатывания порогового блока 3 и последний Ъыласт один импульс. В зависимости от знака накопленной в накопительном сумматоре 4 суммы благодаря наличию инвертора б открывается один иэ ключей 7 или 8. В результате импульс с порогового блока 3, пройдя через

ip элемент задержки 5 и через открытый ключ 7 или 8, поступает на счетный вход сложения или вычитания первого реверсивного счетчика 10 и тем самым корректирует на один шаг фазу выходного сигнала схемы (изменяет на единицу адрес отсчета, снимаемого с функционального преобразователя 12.

Таким образом, в предложенном устойстве реализуется пропорциональная петля регулирования, Элемент задержки 5 нужет для того, чтобы исключить возможность сбоев первого реверсивного счетчика 10, связанных с одновременным поступлением импульса на

25 его счетный вход сложения и вычитания и переписью параллельного кода из сумматора 11. Помимо счетного входа сложения и вычитания первого реверсивного счетчика 10 каждый кор р ректирующий импульс пропорциональной петли регулирования, поступает на вход сложения или вычитания усредняющего блока 9. При наличии постоянно- го знака фазового рассогласования, .обусловленного, например, расхождением частот задающего и подстраиваеI мого колебаний, корректирующие импульсы с выхода первого и второго ключей 7 и 8 постоянно поступают на

40 один и тот же вход усредняющего блока 9. В результате последний переполняется и на одном из его выходов в соответствии со знаком переполнения появляется импульс, который пеc45 тупает на счетный вход вычитания или сложения второго реверсивного счетчика 14. Вследствие этого число во втором реверсивном счетчике 14 изменяется в. ту или иную сторону на едини50 цу. Это значит, что изменяется шаг номинального приращения за такт адреса подстраиваемого колебания N что физически эквивалентно изменению частоты подстраиваемого колебания.

55 Усредняющий блок 9 и второй реверсивный счетчик 14 выполняют в предложенном устройстве функции интегрирующей, петли регулирования. Блок 13 контроФормула изобретения

Составитель Г.Лерантович

Техред И.Гайдош Коррек той Е. Сир охман

Редактор Л.Повхан

Заказ 1965/60

Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r,Ужгород,ул.Проектная, 4

Ф 12250 ля служит для восстановления работоспособности схемы в том случае, если в результате воздействия помех будет сильно искажено число во втором реверсивном счетчике 14 (номинальное приращение И1.). Блок 13 контроля контролирует состояние разрядов второго реверсивного счетчика 14 и при превышении отклонения кода во втором реверсивном счетчике 14 от N допусти- 10 мого (заложенного при проектирова. нии) значения выдает сигнал в блок 16 управления. По этому сигналу блок 16 управления вновь открывает блок 17 переписи кода и во второй реверсивный 15 счетчик с блока 18 записывается номинальное значение числа N,.

Цифровое устройство фазовай синхронизации, содержащее аналого-цифро- вой преобразователь (АЦП), выход которого подключен к первому сигнальному входу цифрового фазового дискрими- 25 натора, к второму сигнальному входу которого подключен выход функционального преобразователя, а выход цифрового фазового дискриминатора подключен к входу накопительного сумматора, 30 к тактирующему входу которого, а также к тактирующим входам цифрового фазового дискриминатора и АЦП подключен выход генератора тактовых импульсов, причем вход АЦП является входом устройства, о т л и ч а ю щ е е с я тем, тем, что, с целью повышения помехоустойчивости, в него введены пороговый блок, элемент задержки, два клю- ча, инвертор, усредняющий блок, блок 40

34 Ь контроля, блок управления, блок задания кода, блок переписи кода, два реверсивных счетчика и сумматор, выход которого подключен к входу параллель-

I ного кода первогб реверсивного счетчика, к входам сложения и вычитания которого, а также к входам сложения и вычитания усреднякщего блока подключены выходы соответственно первого и второго ключей, при этом кодовый выход накопительного сумматора подключен -через последовательно соединенные пороговый блок и элемент задержки к cHpHBJIbHbM входам первого и второго ключей, а выход знаковых разрядов накопительного сумматора подключен к управляющему входу первого ключа непосредственно и через инвертор к управляющему входу второго ключа, причем выходы усредняющего блока подключены к входам сложения и вычитания второго реверсивного счетчика, выход которого подключен к первому входу сумматора и через последовательно соединенные блок контроля и блок управления — к управляющему входу блока перезаписи кода, к кодовому входу которого подключен выход блока задания. начального кода, а выход .блока перезаписи кода подключен к входу параллельного кода второго реверсивного счетчика, к тактирующему входу которого подключен второй выход блока управления, при этом выход генератора тактовых импульсов подключен к тактирующему входу первого реверсивного счетчика, выход которого подключен к второму входу сумматора и входу функционального преобразователя.