Матричное устройство для вычисления тригонометрических функций
Изобретение относится к вычислительной технике и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах. Цель изобретения - повышение быстродействия устройства. Это достигается за счет введения в устройство коммутатора, матричного умножителя, сумматора и формирователя множителя с соответствуюпщми функциональными связями между ними и известными блоками устройства . Устройство вычисляет элементарные функции sinf и cosN по методу цифра за цифрой. 5 ил. IND ю 05 Oiiii 00
COI03 СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„„SU„„1226448 А (SD 4 G 06 F 7/548 15/347
М
3("р(„
° 4,, „-, ъ Ц г4
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3812699/24-24 (22) 15. 10. 84 (46) 23.04. 86. Бюл. У .15 (71) Ленинградский ордена Ленина электротехнический институт им. В.И. Ульянова (Ленина) (72) Л.А. Шумилов, И.С. Зуев и А,М. Турсунканов (53) 681.325 (088.8) (56) Авторское свидетельство СССР
Ф 809173, кл. G 06 F 7/38, 1979, Авторское свидетельство СССР
103454, кл. G 06 F 7/548, 1981. (54) МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ТРИГОНОМЕТРИЧЕСКИХ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах. Цель изобретения — повышение быстродействия устройства. Это достигается за счет введения в устройство коммутатора, матричного умножителя, сумматора и формирователя множителя с соответствующими функциональными связями между ними и известными блоками устройства. Устройство вычисляет элементарные функции sin Т и совУ по методу "цифра за цифрой". 5 ил.
1226448
Изобретение относится к области вычислительной техники и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах.
Целью изобретения является повышение быстродействия устройства.
На фиг.1 представлена функциональ ная схема матричного устройства, ! являющегося вычисляющей матрицей, ка фиг.2 — структурная схема матрицы вычислительных ячеек, на фиг.3— функциональная схема вычислительной ячейки матрицы, на фиг.4 — структурная схема формирователя множителя, на фиг.5 — таблица истинности вычислительной ячейки.
Устройство содержит матрицу 1 вычислительных ячеек, коммутатор 2, матричный умножитель 3, сумматор 4, формирователь 5 множителя, входы
6 и 7 первого, второго аргументов устройства, управляющий вход 8,первый и второй выходы 9 и 10 суммы матрицы 1, вход 11 режима вычислений.
Матрица 1 вычислительных ячеек содержит элементы НЕ, вычислительные ячейки 12, группы входов 6-8, группы выходов 9 и 10. Черточка на какой-либо шине означает инвертирование сигнала,что эквивалентно элементу НЕ.
Вариант выполнения вычислительной ячейки 12 содержит сумматоры по модулю два 13 и 14, одноразрядные двоичные сумматоры l5 и 16, управляющие входы 17 и 18, входы 19 и 20 слагаемого-вычитаемого, входы 21 и 22 слагаемого, входы (выходы) переноса 23 и 24, выходы 25 и 26 суммы. На практике могут быть использованы и другие варианты без нарушения таблицы истинности вычислительной ячейки (фиг.5).
Формирователь множителя содержит элемент НЕ, сумматоры по модулю два
27, группы управляющих входов 8, вход 11 режима, группу выходов 28 множителя. Черточка на шине означает инвертирование сигнала.
Коммутатор 2 содержит группы входов 9 и 10 суммы, группы выходов 29 и 30 суммы. Подключение выходных шин к входным шинам управляется входом 11 режима.
Матричный умножитель 3 содержит группы входов 30 и 28 множимого и множителя, группы выходов 31 произведения. Умножитель работает в дополнительном коде.
Сумматор 4 содержит группы входов 29 и 31 первого и второго сла5 гаемого, группу выходов 32 суммы.
Данное матричное устройство вычисляет элементарные функции sin g и cos по методу "цифра за цифрой".
Рекурентные соотношения, описывающие алгоритмы цифра за цифрой" для функций з п Ч и cos P следующие:
@,,„=@ — g a- 1 r "
=Sigp 6
Этап 1
Х;,„=Х +P 1 2
Этап 2
У =У, Х;2
20 где х,у - текущие координаты век1 1 тора; х,у — конечные координаты
1 1
25 вектора
n — число шагов итераций.
Начальные условия: 8 - Р,х = 1/К, =0, где К вЂ” коэффициент деформации вектора, зависящий только от числа
ЗО шагов итераций, K=Ï J (1+2 ) i-. 0
Результаты вычислений: у = sing и х = соя
Матричное устройство выполняет второй этап алгоритма и работает следующим образом.
4О На входы группы входов 6 матрицы подаются начальные условия у, на о входы группы входов 7 матрицы подаются начальные условия х, на входы группы входов 8 матрицы подаются значения управляющих сигналов (,,вырабатываемые управляющей матрицей матричного вычислительного устройства, причем +1 кодируется нулем, а -1 кодируется единицей. Каждая строка вычислительных ячеек 12 вычисляющей матрицы 1 выполняет две операции алгебраического суммирования. На выходах 25 вычислительных ячеек 12
i-й строки присутствует значение у., а на выходах 26 вычислительных ячеек 12 — значение х
На i-й итерации в формировании участвуют два числа х., и у., причем
1226448 х, если f = О у, если f = 1 50
55 для получения j-го разряда у,, необ.ходимо иметь j-й Разряд у, и (j-i)-й разряд х, что является причиной ! задержки. Ho x — это значение созч ! с точностью д-разрядов, т.е. после
i-ой итерации значения i старших разрядов х . (j = 1,(i+1),...,n не изменяются. С другой стороны, в формировании у., величина х участi --1 I вует без i младших разрядов.
Матричное устройство состоит из: матрицы вычислительных ячеек 12, вычисляющей значение Хр и ур, коммутатора, работа которого описывается выражениями хр, если
D уЕ, если f = О, где f = +1, -1) причем +1 кодируется нулем, а -1 кодируется единицей, матричного умножителя 3, работающего в дополнительном коде, н котором множимое есть Р— старших разрядов G,à множитель есть à ар „ а,, Г+) Г+2
° ° ° ï 1в формирователя множителя 5, на выходе которого формируется множитель вида а а,, а,,...а = 1, где а — f ) сумматора 4, вычисляющего значение функции 8, где
sin Ч, если f = О
cos Ч, если f = О
Формула изобретения
Матричное устройство для вычисления тригонометрических функций,содержащее матрицу вычислительных ячеек, первый и второй входы первого аргумента j вычислительной ячейки (j = 1,m) первый строки матрицы объединены и являются входом j-го разряда начального значения первого аргумента устройства, где m — разрядность аргумента, первый и второй входы второго аргумента j вычислительной ячейки первой строки матрицы объединены и являются входом j-го разряда начального значения второго аргумента устройства, прямые и ин5
45 неясные управляющие входы вычислительных ячеек i-й строки матрицы (i = 1,, где E — наибольшее целое число от половины номера последнегс столбца) соответственно объединены и янляются прямым и инверсным ).-ми разрядами управляющего входа устройства соответстненно, первый и, второй входы переноса вычислительной ячейки i-ой строки и первому и второму выходам переноса вычислительной ячейки К-го столбца матрицы подключены соответственно к i-ой строки и (К+1) — ro столбца (К=1, m-1), первый и второй входы переноса вычислительной ячейки последнего столбца i-ой строки подключены соответстненно к инверсному и прямому входам i-го разряда управляющего входа устройства, первые входы первого и второго аргумента вычислительной ячейки i-й строки и j-ro столбца матрицы подключены соответственно к первому и второму выходам суммы вычислительной ячейки (i-1)-й строки и (j-i+1)-го столбца, вторые входы первого и второго аргументов вычислительной ячейки i îé строки и j го столбца подключены соответственно к первым и вторым выходам суммы вычис" лительной ячейки (i-1)-ой строки и
j-го столбца, первый и второй выходы суммы вычислительной ячейки i-ой строки и первого столбца матрицы подключены соответственно к вторым входам первого и второго аргументов вычислительной ячейки (i+1)-ой строки и первого столбца и к первым входам первого и второго аргументов (i+1) перных вычислительных ячеек (i+1) — îé строки, первый и второй выходы суммы вычислительных ячеек последней строки являются первыми и вторыми выходами суммы матрицы вычислительных ячеек,о т л и ч а ющ е е с я тем, что, с целью повы шения быстродействия, в устройство введены коммутатор, матричный умножитель, сумматор и формирователь множителя, состоящий из элемента.HE u группы сумматоров по модулю два,входы вторых слагаемых которых соединены с входами соответствующих разрядов управляющего входа устройства, вход первого слагаемого первого сумматора по модулю два подключен к входу режима вычисления устройства и входу элемента НЕ, выход элемента КЕ
S 1226С>48 Ь подключен к входам первых слагаемых коммутатора подключен к входу перостальных сумматоров по модулю два вого слагаемого сумматора, второй группы, выходы сумматоров по модулю выход коммутатора подключен к вход два являются выходом формирователя множимого матричного умножителя, множителя, первый и второй информа- 5 вход множителя которого подключен ционные входы коммутатора подключе- к выходу формирователя множителя, ны соответственно к первому и второ- выход матричного умножителя подму выходам суммы матрицы вычислитель- ключен к входу второго сланых ячеек, управляющий вход коммута- raeMoro сумматора, выход сумтора подключен к входу режима вы- 10 матора является. выходом устройчисления устройства, первый выход ства.
44
4 I
9 Ю 9
1226448
Составитель Д. Хан-Магомедов
Редактор Т. Кугрышева Техред В.Кадар Корректор С.Иекмар
Тираж 671 Подпис ное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Заказ 2134/48
1роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4
