Устройство для возведения в степень

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах и специализированных вычислительных устройствах. Цель изобретения - сокращение объема используемой памяти. Устройство содержит шестнадцать блоков памяти, восемь сумматоров, два блока элементов ИЛИ, четыре блока элементов И, два элемента НЕ, блок .формирования дополнения, блок сдвига, нормализатор. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

Ьр 4 G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3742524/24-24 (22) 21.05.84 (46) 30.04.86. Вюл. Ф 16 (71) Ордена Ленина институт кибернетики им. В.M.Ãëóøêoâà (72) А.Ф;Кургаев и К.Ж.Цатрян (53) 681.325(088.8) (56) Авторское свидетельство СССР

N - 1057942, кл. G 06 Р 7/552, 1981.

Авторское свидетельство СССР

1171788, кл. G 06 F 7/552, 07.03.84.

„„SU„„1228101 А1 (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В .

СТЕПЕНЬ (57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах и специализированных вычислительных устройствах. Цель изобретения †.сокращение объема используемой памяти.

Устройство содержит шестнадцать блоков памяти, восемь сумматоров, два блока элементов ИЛИ, четыре блока элементов И, два элемента НЕ, блок ,формирования дополнения, блок сдвига, нормализатор. 1 ил.

12281

30

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах. S .Цель изобретения — сокращение объема используемой памяти.

На чертеже представлена блок-схема устройства для возведения в степень, 10

Устройство содержит первый блок 1 памяти логарифма, первый блок 2 памяти логарифма поправки, второй блок 3 памяти логарифма, второй блок 4 памяти логарифма поправки, первый и второй сумматоры 5 и 6 поправки, первый и второй блоки 7 и

8 памяти экспоненты поправки, второй сумматор 9, первую группу элементов И 10, первый элемент НЕ 11, вторую группу элементов И 12, первый счетчик 13, первый блок 14 формирования дополнения, первую группу элементов ИЛИ 15, нормализатор 16, третий блок 17 памяти логарифма, третий блок 18 памяти логарифма поправки. Кроме того, устройство содержит группу элементов И 19, второй элемент НЕ 20, четвертую группу элементов И 21, третий сумматор 22 поправки, третий блок 23 памяти экспоненты поправки, первый сумматор 24, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25, первый блок .26 памяти экспоненты, четвертый блок 27 памяти логарифма поправки, четвертый сумматор 28 поправки, четвертый блок 29 памяти экспоненты поправки, третий сумматор 30, блок 31 сдвига, третий элемент НЕ 32, второй счетчик 33. Уст- 40 ройство содержит также пятую и шестую группы элементов И 34 и 35, второй блок 36 формирования дополнения, вторую группу элементов ИЛИ 37, второй блок 38 памяти экспоненты, пятый блок 39 памяти логарифма поправки, пятый сумматор 40 поправки, пятый блок 41 памяти экспоненты поправки, четвертый сумматор 42, информационный и управляющий входы 43 и 50

44 счетчика 13, четвертый, пятый, третий, второй, седьмой, первый и шестой входы 45, 46, 47, 48, 49, 50 и 51 сумматора 24, управляющий вход

52 счетчика 33, входы 53 и 54 зна- ss ков мантиссы показателя и порядка степени устройства, входы 55 и 56 порядков показателя и основания сте01 2 пени устройства, вход 57 знака порядка основания степени устройства, входы старших 58 и младших 59 разрядов мантиссы основания степени устройства, входы. старших 60 и младших 61 разрядов мантиссы показателя степени устройства, выход знака 62 порядка результата устройства, выходы порядка 63 и мантиссы 64 результата устройства.

Устройство для возведения в степень работает следующим образом.

Возведение в произвольную степень чисел, представленных в форме с плавающей запятой (х 2 ° тх, у=2 " ш, ЫРгде m è m> мантисса, а р„и р„ порядок х и у соответственно), с использованием операций логарифмирования и экспоненцирования реализуется по следующим алгоритмам.

При положительной степени (m >0), если р„и рц т оложительные, то

Е=х =(2 "° ш„) =ехрг(2 ° ш ) (рл+

+log m„))=ехрг(ехрz(ру+logгт>+log«"

«(р„+1оя ш„)))=ехрг(ехрг(ру+1орру+

+log г(2 1, N) ) ) =ехр (ехрх (р + k +

+logjam>+log<(1, М))).

Если р „ или р отрицательные, то результирующее выражение соответственно будет . у -Рх 2 ° mp

Э

Е=х =(2 m ) =ехр (-ехр (р„+

+ k + log т„+1орг(1, Х))); или

Рх г У, щ

Z=x =(2 тп„) " =ехр (ехр (-р +

+ k + logjam>+ 1О8 (1, M))); е рх и р> отрицателе. Tî результирующее выражение будет

-Ру

-Рл г ".т у

Z =(2 ° m„) =ехр (-ехр (-р + г г ц

+k+log+log < (1, М) ) ) .

При отрицательной степени (m> c 0), если р„ и р„ положительные, то результирующее выражение будет

Рл г " (- лу)

Е=х = (2 ° шх ) =ехр (-ехр (р +

2 Ц

+k+log m +log (1, Х)));

2 3 если р„ или р„ отрицательные, то результирующее выражение соответственно будет р Ру 1 му)

Е=х =(2 "m ) =exp (exp г (p„+

+k+log

12281 или

Ру

Я (-mg

Е=х =(2 " m ) =ехр (-ехр (-р +

Х 2 3

+К+1о8 ш +1о8 (1, M)));

2 если р и р„ отрицательные, то результирующее выражение будет

-Р ("ъ1

Е=х =(2 ° тп ) "=ехр (ехр (-р + к г 2

+k+log m +log (1, M)));

rpe 1og2mx=log m +exp (log2 + ь| у „;

2 2 2 41„

+log2 8 mÔ)

1, M= 2 (px log m„) °

2 У

Обозначим А =log ту+1о82(1, М) и

В=+ру+к+П, где т1 = )Рт,ближайшее целое число не больше A тогда

25 ехр А =ехр А, +ехр (lо8 +1о, 2ьА) °

4expz А;

Обозначим также С =ехр, ехр А и w> как целая часть С, а йчч — как дробная часть С, тогда знак порядка результата (sign р ), порядок р и мантисса m> результата определяются выражениями

sign р =sign p„Q+3 sign m, w, если sign p =1;

2 w+1 если sign р =0;

diag m.

=log m +exp (log 2 "i

2 $ 2 ge 2 2,уп

+ logzN m5)

log 2(1,М) =log (1, М) +ехр (log + 2p д|оу(кu)

-г 1 2 24(1,М)

+logz 8 (1, М));

0i ф

d log mу, d1og 2(1 p M) р д ехр2 д и дехр Ч; — приращение функции logzmx, log m>, log (1, М), expz Л и ехр Ч р первого порядка.

Предполагается, что числа х и у нормализованы, не равны нулю и мантисса тп„ положительная. (функция

1оя2ш„ определена только для mÄ)0).

Мантиссы тп, и т„чисел х и у представляются состоящими из последовательных частей: "1" в старшем разряде после запятой, старших разрядов мантиссы m< и m, и младших разрядов мантиссы 8тп„ и и ш„. В блоках 1, 3 и 17 памяти логарифма хранятся одинаковые значения, а выбираются соотх дlоа m„; ветственно: log m log †Я2 †"" х р 2 дтп

log тп, log " и log (1, И),:

У Р 2 Ь,ш 2

lоg „ . В блоках 2, 4, 18, 4108 2 (1 М)

27 и 39 памяти логарифма поправки хранятся одинаковые значения, а выбираются соответственно: log2Pmx, 108 Ртп p log> 3 (1 р M) 1ОЯ23 А и log Че

В блоках 6, 8, 23, 39 и 41 памяти экспоненты поправки хранятся одинаковые значения, а выбираются соответ ственно ехр (lo g 8 " +fog<3m „), dlo gzmx< дтпx

exp>(log + lop8m ), ехр

41о mу, Рг(1о8 4 + logz3A ) H ехРа дехр А (log + 1о8 8Ч). В блоках

4ехр Ч;

d×

26 и 38 памяти экспоненты хранятся одинаковые значения, а выбираются

+1о@ 8У);

50

55 ьекр, Ч;

m =ехр V=exp V +ехр (log +

Zг.1 2ьЧ где

jf w,åñëè sign р =0; (.1-й тт„если sign р =1, В приведенных выше формулах приняты следующие обозначения: m„„, тп„., (1, M), А," и V — старшая зйачащая часть m» шц, (1, M), A и V, Яшк, 3ш, (1, N, 8А и о V - приращение шК П у, (1 М), А И V, dmx, gamy, Й(1, m) 4 А и bV - шаг табличных значений функций log m„, 1ор m„, logz(1, М), ехр A u exp V;d.log m„., дехр А; соответственно ехр2 A;, log и ехр Ч,, log, 4expzV

Знаки (з18п рк и з18п p ) поряд ков р и р подаются соответственно к у на входы 57 и 54 устройства, а значения порядков р„ и рп — соответственно на входы 56 и 55 устройства.

Знак (sign ш„) мантиссы m> подается на вход 53 устройства. Старшие г разрядов мантисс m x, и ш чисел х и у подаются соответственно на входы 58 и 60 устройства, а младшие т разрядов мантисс йт„и 3ш„- соответственно на входы 59 и 61 устройства.

1228101

Из блока 3 памяти логарифма выбираются значения log,m 1и 1о8 2 » д1ор шп, " и поступают соответственно

am

5 на первые входы 50 суммирования сумматора 24 и на первые входы сумматора 6 поправки, на вторые входы которого поступает значение log Sm из блока 4 памяти логарифма поправки.

В сумматоре 6 поправки вычисляется д1ор суада 1ор — - — " — + log m и по

Ьш

3 полученному значению из блока 8 памяти экспоненты поправки выбирается аlор m; значение ехр (1ор 82 " + log Бтп )

2 2 дтп 1

1( которое передается на шестые входы

5 1 суммирования сумматора 24.

Одновременно с этим из блока 1. памяти логарифма выбираются значения ь1ОР m к1

log m u log - — " .и поступают на к, г атп х первые входы соответственно сумматора 9 и сумматора 5 поправки, на вторые входы которого поступает значение 1от. 8тп„ из блока 2 памяти логарифма поправки. В сумматоре 5 поправД1 Og1 Шх 30 ,и „„,„„„,я,„, 1, 2 атх

+log 3m<,и по полученному значению

1 из блока 7 памяти экспоненты поправки выбирается значение ехр2 (log 2 35

+ 1ое Епк), которое передад 1og2mx>

dmx ется на вторые входы сумматора 9. В сумматоре 9 вычисляется сумма,т.е. знаа1ор,тп„ чение 1ор mplop m„ .+exp (log

2.К 1 + 1amx

+lop3mx) и поступает на информационные входы групп элементов И 10 и И 12. Если

45 порядок р„ отрицательный, то сигнал с входа 57 устройства открывает группу элементов И 10, подключая выходы сумматора 9 к входам блока 14 формирования дополнения. В блоке 14 значение log m„ преобразуется в дополнительный код (вычисляется значение 1-log2mx) и через группу элементов ИЛИ 15 поступает на первые входы нормализатора 16. Одновременно с этим порядок с входов 56 устройства посту. 55 пает в счетчик 13, а сигнал с входа

57 устройства подается на вход 44

"Вычитание единицы" счетчика 13. В результате в счетчике 13 вычисляется разность (р„-1), если знак порядка р„ отрицательный. Результат (р„-1) или р„(для положительного р„) с выходов счетчика 13 поступает на вторые входы нормализатора 16 ° Если порядок р„ положительный, то сигнал с входа 57 устройства через элемент

НЕ 11 подается на управлякиций вход группы элементов И 12, подключая выходы сумматора 9 через группу элементов И 12 и группу элементов ИЛИ 15 и первым входом нормалиэатора 16.

Таким образом, в нормализатор 16 поступает логарифм основания степени (log х). - целая часть из счетчика 13, г а дробная часть из блока 14 формирования дополнения или из сумматора 9.

Нормализатор 16 выполняет нормализацию числа на его входах, формируя на выходах старших разрядов характеристику k, a на выходах младших разрядов - нормализованную мантиссу, представленную положительным числом 1,М (М вЂ” произвольная комбинация двоичных нулей и единиц). По.значению (1, M) старшей части младших разрядов нормализатора 16 из блока 17 памяти логарифма выбираются значения

log i1, 1.) и log u IIo д1ояг(1, М); ступают соответственно на вторые входы 48 суммирования сумматора 24 и на первые входы сумматора 22 поправки. На вторые .входы сумматора 22 поправки поступает значение 1о8Я(1,N), выбираемое по значению и (1,N) младшей части младших разрядов нормализатора

16 иэ блока 18 памяти логарифма поправки, и в сумматоре 22 вычисляется сумма 1орг д1 (1 M)

+ 1о818 (1,И).

По полученной сумме из блока 23 памяти экспоненты поправки выбирается д1о82(1,M)1 значение ехр (1ор — - + г i II 1 N

+ lор 3 (1, N)) и передается на седьмой вход 49 суммирования сумматора

24. Таким образом, в малых разрядах сумматора 24 вычисляется сумма A

=log (I N); + ехр (log — - - + дlоя (1,N);

1 g(1MГ

+ 1og2 и (1 M) ) + log„m ехр2(оЯ г дШ 2 Я 2 — - — 2 - + log tm )=log (1,М)+1о8 тп

7

Значение k из старших разрядов нор,мализатора 16 поступает на третьи входы 47 суммирования сумматора 24.

Порядок р с входов 55 устройства поступает на информационные входы групп памяти И 19 и И 21. Если порядок р положительный, то сигнал с входа 54 устройства открывает группу элементов И 19 и порядок р по8 ступает на входы 45 вычитания сумматора 24. Если порядок р положитель3 ный, то сигнал с вхЬда 54 устройства через элемент НЕ 20 открывает группу элементов И 21 и порядок р поступает на пятые входы 46 суммирования

3 сумматора 24. Таким образом, в старших разрядах сумматора 24 вычисляется разность R - =K -Р + П или сумма

Ь= К +1„+ П, где 0 — возможный перенос из младших разрядов.

Знак sign p> порядка результата определяет элементом ИСКЛЮЧАЮЩЕЕ

ИЛИ, реализующий логическую функцию

Ir II

Сумма по модулю 2, и подается на выход 62 устройства.

По значению А;, содержащемуся в старшей части младших разрядов сумматора 24, из блока 26 памяти экспоненты выбираются значения ехргР; дехр,Al и log> Р и поступают на первые дР входы соответственно сумматора 30 и сумматора 28 поправки. По значению о Р, содержащемуся в младшей части младших разрядов сумматора 24, из блока 27 памяти логарифма поправки выбирается значение log<8R и поступает на вторые входы сумматора 28 поправки. В сумматоре 28 вычисляется дехр z Р; сумма 1ор —, - + 1оя,6А, по которой из блока 29 памяти экспоненты

228101 8

1О

40 т.е. вычисляется с =ехр 6 ехр Р

Таким образом, на выходах блока 31 сдвига устанавливается целая часть

w в старших разрядах и дробная часть

3w в младших разрядах. Значение Ew с выходов младших разрядов блока 31 сдвига поступает на информационные входы групп элементов И 39 и И 40, а значение w с выходов старших разрядов — в счетчик 33 °

При отрицательном порядке результата на выходе элемента исключающее

ИЛИ 25 устанавливается "Единичный" сигнал, который открывает группу элементов И 39, подключая выходы младших разрядов блока 31 сдвига к входам блока 36 формирования дополнения. B блоке 36 вычисляется дополнение V = (1- fw) — дополнительный код значения (-5w), При положительном порядке результата на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25 формируется "Нулевой" сигнал, который через элемент НЕ 32 открывает группу элементов И 35, подключая выходы младших разрядов блока 31 сдвига к входам группы элементов ИЛИ 37. По значению V старших разрядов группы элементов ИЛИ 37 из блока 38 памяти экспоненты выбираются ся значения ехр Ч lо8

1 4 ех V, . г 1 2 дЧ и посылаются на первые входы соответственно сумматора 42 и сумматора

40. поправки. По значению 8V младших разрядов группы элементов ИЛИ 37 из блока 39 памяти логарифма поправки выбирается значение log 3V и по г сылается на вторые входы сумматора

40 поправки. В сумматоре 40 вычис-. ляется сумма 1ау. + log 1 У дехрг Ч, дЧ г

55 поправки выбирается значение ехр г дехи А; (log — „ + lop ЗР) и передается на вторые входы сумматора 30. В сумматоре 30 вычисляется сумма, т.е. значение ехргР=ехргР;+ехр (log д ехргРт + 1орг 6A ) и поступает на информационные входы блока 31 сдвига, а на другие его входы подается значение Ь из старших разрядов сумматора 24. Блок 31 сдвига осуществляет сдвиг значения ехр, Р вправо г или влево в зависимости от знака 11 на число разрядов, равное числу Ь по которой из блока 41 памяти экспоненты поправки выбирается значение дехр г V; ехРг(1о8г + log 6V) и посыдЧ лается на вторые входы сумматора 42.

В сумматоре 42 вычисляется сумма, т.е. мантисса m = ехр V + ехр (log

2 2 д ехрг g, — + .1ор д Ч) результата. и подается на выходы 64 устройства. Одновременно с этим значение w из старших разрядов блока 31 сдвига поступает в счетчик 33. При отрицательном порядке результата на вход 52 "Сложение единицы" счетчика 33 сигнал не подается и содержимое w счетчика 33, 1228101 т.е. порядок р = м результата подается на выходы 63 устройства. При положительном.порядке .результата на вход 52 "Сложение единицы" счетчика

33 подается сигнал, с его содержимым (w) суммируется единица и результат (w+1), т.е. порядок р = w 1, подается на выходы 63 устройства.

Мантисса m результата на выходах

64 устройства всегда получается нормализованной и положительной, Формула изобретения

30

Устройство для возведения в степень, содержащее три блока памяти логарифма, два блока памяти экспоненты, первый сумматор, нормализатор, блок сдвига, два счетчика, два блока формирования дополнения, шесть групп элементов И, две группы элементов

ИЛИ, три элемента НЕ и элемент ИСКЛЮЧЖОЩЕЕ ИЛИ, причем старшие разряды входа мантиссы основания степени устройства соединены с адресным входом первого блока памяти логарифма, старшие разряды входа мантиссы показателя степени устройства подключены к адресному входу второго, блока памяти логарифма, выходы старших разрядов которого соединены с первой группой входов первого сумматора, вход знака порядка основания степени устройства подключен к управляющему входу первого счетчика, 35 управляющим входам элементов И первой группы, входу первого элемента

НЕ и к первому входу элемента NCIGIIOЧАК1ЦЕЕ ИЛИ, выходы элементов И первой группы подключены к входам перво40 го блока формирования дополнения, разрядные входы которого подключены к первым входам элементов ИЛИ первой группы, вторые входы которых соеди45 нены с выходами элементов И второи группы, выходы элементов ИЛИ первой группы подключены к входу мантиссы нормализатора, вход порядка которого соединен с выходом первого счетчика, информационный вход которого подключен к входу порядка оснОвания степени устройства, выход первого элемента НЕ соединен с управляющими входами элементов И второй группы, выходы старшей части младших разря- 55 дов нормализатопа соединены с адресными входами третьего блока памяти логарифма выход старших разрядов которого подключен к второму входу первого сумматора, третий вход которого соединен с выходом старших разрядов нормализатора, четвертый и пятый входы первого сумматора соединены соответственно с выходами элементов И третьей и четвертой групп, информационные входы которых подлючены к входу порядка показателя степени устройства, вход, знака порядка показателя степени устройства соединен с управляющими входами элементов И третьей группы и входом второго элемента НЕ, выход которого подключен к управляющим входам элементов И четвертой группы, выходы старшей части младших разрядов первого сумматора соединены с адресными входами первого блока памяти экспоненты, выходы старших разрядов первого сумматора соединены с входами управления сдвигом блока сдвига, выходы младших разрядов которого подключены к ипформационным входам элементов И пятой и шестой групп, выходы элементов И пятой группы подсоединены к входам второго блока формирования дополнения, разрядные входы которого подключены к первым входам элементов ИЛИ второй группы, вторые входы которых соединены с выходами элементов И шестой группы, первая группа выходов элементов ИЛИ второй гр.ппы подключена к адресным входам второго блока памяти экспоненты, вход знака мантиссы показателя степени устройства подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с управляющими входами элементов И пятой группы, выходом знака порядка результата .устройства и входом третьего элемента НЕ, выход которого подключен к управляющим входам элементов И шестой группы и к управляющему входу второго счетчика, информационные входы которого соединены с выходами старших разрядов блока сдвига, выход второго. счетчика подключен к выходу порядка результата устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения объема используемой памяти, в него введены пять блоков памяти логарифма поправки, пять блоков памяти экспоненты поправки, пять сумматоров поправки, три сумматора, входы младших разрядов мантиссы основания степени устройства соединены с адресными входами первого блока памяти логарифма поп11 I равки, группы выходов старших и младших разрядов первого блока памяти логарифма соединены соответственно с первыми входами второго сумматора и первого сумматора поправки, выход первого блока памяти логарифма поправки подключен к второму входу первого сумматора поправки, выход которого соединен с адресным входом первого блока памяти экспоненты поправки, выход которого соединен с вторым входом второго сумматора, выходы которого подключены к информационным входам элементов И первой и второй групп

I выходы младших разрядов второго блока памяти логарифма соединены с первой группой входов второго сумматора поправки, входы младших разрядов мантиссы показателя степени устройства подключены к адресным входам второго блока памяти логарифма поправки, выход которого соединен с вторым входом второго сумматора поправки, выход которого соединен с адресным входом второго блока памяти экспоненты поправки, выходы которого подключены к шестому входу первого сумматора, выходы младших разрядов третьего блока памяти логарифма соединены с первым входом третьего сумматора поправки, разрядные .выходы младшей. части младших разрядов нормализатора соединены с адресным входом третьего блока памяти логарифма поправки, выход которого соединен с входом третьего сумматора поправки, выход

Г2310!

12 которого подключен к адресному входу третьего блока памяти экспоненты поправки, выход которого соединен с седьмым входом первого сумматора, выходы старших и младших разрядов первого блока памяти экспоненты соеди нены соответственно с первыми входами третьего и четвертого сумматоров поправки, разрядные выходы младшей

>0 части младших разрядов первого сумматора соединены с адреснми входом четвертого блока памяти логарифма поправки, выход которого соединен с вторым входом четвертого сумматора поправки, выход которого соединен с адресным входом четвертого блока памяти экспоненты поправки, выход которого соединен с информационным входом блока сдвига, разрядные выходы старших и младших разрядов второго блока памяти экспоненты соединены соответственно с первыми входами четвертого и пятого сумматоров поправки, вторая группа выходов эле25 ментов ИЛИ второй группы соединена с адресным входом пятого блока памяти логарифма поправки, выход которого соединен с вторыми входами пятого сумматора поправки, выход которого соединен с адресным входом пятого блока памяти экспоненты поправки, выход которого подключен к второму входу четвертого сумматора, выход которого соединен с выходом мантиссы результата устрой35 ства.

1228101

Составитель А.1Пуляпов

Редактор Ю.Середа Техред Г.Гербер Корректор В.Синицкая

Заказ 2303/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, R-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4