Устройство для определения составляющих вектора скорости движения изображения

 

Изобретение относится к области вычислительной техники и может быть использовано для бесконтактного измерения параметров движения объектов относительно поверхностей со случайным распределением яркостей. Целью изобретения является повьшение точности устройства. Поставленная цель достигается введением блока памяти, трех сумматоров, блока сравнения, BIJ- читателя, блока преобразования кода в число ш шульсов, блока формирования кода величины сноса изображения, блока отсчета времени, блока управления , двух коммутаторов и разрядных счетчиков. Устройство позволяет определять продольную составлянмцую вектора скорости изображения и величину сноса изображения. 8 з,п. ф-лы, 10ил. с S N3 СО со со о

Р11 4 G 06 К 9/36

/

ОПИСАНИЕ ИЗОБРЕТЕНИЯ!

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДаЛЮ ИЗОТ КТЕНИЙ И ОТНРЫТИЙ (21) 3676780/24-24 (22) 21.12.83 (46} 23.05.86. Бюл, Р 19 (71) Куйбышевский ордена Трудового

Красного Знамени политехнический институт им.В.В.Куйбьппева (72) Е,М.Карпов, В.В.Сбродов, В.П.Свиридов, С.В,Соков, И.В.Тихомиров и С.А.Шанин (53) 621,327,12(088.8) (56) Авторское свидетельство СССР

Ф 822032, кл. G 01 Р 3/36, 1981.

Авторское свидетельство СССР

У 717796, кл. G 06 К )1/00, 1980. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СОСТАВЛЯКМЦИХ ВЕКТОРА СКОРОСТИ ДВИЖЕНИЯ

ИЗОБРАЖЕНИЯ

„.SU„„ l 233190 А 1 (57) Изобретение относится к области вычислительной техники и может быть использовано для бесконтактного измерения параметров движения объектов относительно поверхностей со случайным распределением яркостей. Целью изобретения является повышение точ- ности устройства. Поставленная цель достигается введением блока памяти, трех сумматоров, блока сравнения, вычитателя, блока преобразования кода в число импульсов, блока формирования кода величины сноса иэображения, блока отсчета времени, блока управления, двух коммутаторов и разрядных

И счетчиков. Устройство позволяет опре- щ делять продольную составляющую вектора скорости изображения и величину сноса изображения. 8 з.п. ф-лы, 10ил.

1233190

Изобретение относится к автоматике и вычислительной технике и может быть использовано для бесконтактного измерения параметров движения объектов относительно поверхностей со слу- 5 чайным распределением яркостей.

Цель изобретения — повышение точности устройства.

На фиг.l представлена структурная схема устройства; на фиг.2 — схема формирователя сигналов изображения; на фиг.3 — схема первого блока памяти; на фиг,4 — схема второго блока памяти; на фиг.5 — схема блока преобразования кода в число импульсов; 15 на фиг.б — схема блока определения экстремума; на Фиг.7 — схема блока отсчета времени; на Фиг,8 — схема блока формирования кода величины сноса иэображения; на фиг.9 — схема бло- 20 ка управления; на фиг.lO — ВКФ.

Устройство содержит (Фиг.1) объек-. тив 1, формирователь 2 сигналов изображения, генераторы 3 и 4 управляющих напряжений, видеоусилитель 5, первый коммутатор 6, первый блок 7 памяти, второй блок 8 памяти, блоки

9 умножения, счетчики IO импульсов, первый Il, второй 12 и третий 13 сумматоры, блок 14 сравнения, вычита" тель 15, второй коммутатор 16, блок

17 преобразования кода в число импульсов, блок 18 формирования величи-ны сноса изображения, блок 19 определения экстремума, блок 20 отсчета времени и блок 21 управления.

Формирователь сигналов изображения (фиг.2} содержит первый линейный

Фотоприемник 22, второй линейньФ фас топриемник 23 и четвертьй коммутатор 24.

Первый блок памяти (Фиг,3) содержит десятый регистр 25 и третий коммутатор 26, Второй блок памяти (фиг,4) содержит девятый регистр 27, четвертый коммутатор 28, шестой элемент ИЛИ 29, восьмой триггер 30 и пятый элемент

ИЛИ 31.

Блок преобразования кода в число импульсов (Фиг.5) содержит пятый счетчик 32, второй дешифратор 33, пятый генератор 34 импульсов и седьмой формирователь 35 импульсов.

Блок определения экстремума {фиг.б) 55 содержит восьмой элемент И 36, десятый элемент И 37, седьмой регистр 38, блок 39 сравнения, восьмой регистр

40, пятый элемент 41 задер,".,к: ., шестой регистр 42, девятый элемент И 43, шестой элемент 44 задержки, и элемент ИСКЛ1ОЧА11ЩЕЕ ИЛИ 45.

Блок отсчета времени {фиг.7) содержит седьмой триггер 46, четвертый генератор 47 импульсов, четвертый счетчик 48, третий регистр 49, четвертый регистр 50 и пятый регистр 51.

Блок формирования кода величины сноса изображения (фиг.8) содержит седьмой элемент И 52, пятый триггер

53, пятый элемент ИЛИ 54, четвертый элемент 55 задержки, третий счетчик

56, шестой триггер 57, первый регистр 58 и второй регистр 59.

Блок управления (фиг.9) содержит четвертый элемент И 60, пятый элемент И. 61, третий триггер 62, четвертый триггер 63, третий элемент ИЛИ 64, третий элемент 65 задержки, первый формирователь 66 импульсов, пятый формирователь 67 импульсов, третий элемент ИЛИ 68, третий формирователь

69 импульсов, первый элемент 70 задержки, первый элемент ИЛИ 7I; второй элемент ИЛИ 72, шестой элемент

И 73, шестой формирователь импульсов

74„ первый триггер 75, второй счетчик 76, третий элемент И 77, первый элемент N 78, четвертый формирователь 79 импульсов, второй элемент 80 задержки, второй формирователь 81 импульсов, второй триггер 82, второй элемент И 83, четвертый элемент

ИЛИ 84, третий генератор 85 импульсов, первый счетчик 86, первый цешифратор 87.

В качестве формирователя сигналов изображения {ОСИ) применены два линейных фотоприемника 22 и 23 на приборах с зарядовой связью, расположенных параллельно один другому на фиксированном расстоянии и поперек направления движения изображения.

Видеоусилитель 5 производит квантование видеосигнала с выхода ФСИ по двум уровням., и вся,дальнейшая обработка информации осуществляется в цифровом коде, Устройство работает следующим образом.

При включении питания блок 21 управления устанавливается в исходное состояние и вырабатывает импульс, который с восьмого выхода блока 21 управления поступает на блоки 8,171233190

10 ти видеосигнал второй строки иэображения поступает с выхода блока 8 на вторые входы блоков 9 умножения, на

2р строк перемножаются, результаты переи производится размыкание коммутато- 25 ром 26 кольцевого регистра 25. В пос25 видеосигнал базовой строки хранит- 4> ся в нем на протяжении всего цикла

20, устанавливая их в исходное состояние.

При подаче на четвертый вход блока 21 запускающего импульса производится пуск устройства. В начале цикла измерения сигналы с первого и второго выходов блока 21 управления длительностью, равной времени считывания строки иэображения, возбуждают генераторы 3 и 4, тем самым формируя первую (базовую) строку иэображения, считываемую с первого по направлению движения изображения линейного фотоприемника, например 22. Видеосигнал базовой строки через видеоусилитель

5 и коммутатор 6 записывается по тактовым импульсам, поступающим с пятого выхода блока 21, в блок 7 памяти.

Подключение выхода видеоусилителя 5 к первому входу блока 7 памяти обеспечивается подачей с второго выхода блока 21 сигнала на управляющий вход коммутатора 6. По этому же сигналу начинается отсчет времени в блоке 20 ледующих тактах считывания изображения генератор 3, осуществляющий развертку по вертикали, не возбуждается. Это обеспечивает подключение к выходу формирователя сигналов иэображения (ФСИ) коммутатором 24 второго по направлению движения иэображения линейного фотоприемника 23, т.е. обеспечивается новое фиксированное положение считываемой строки изображения. Сигнал на первом выходе блока в пределах текущего цикла измерения также более не появляется, чем обеспечивается подключение коммутатором 6 выхода видеоусилителя 5 к первому входу блока 8 памяти и замыкание коммутатором 28 в кольцо регистра 27 сдвига. Записанный в регистре измерения, После считывания и записи базовой строки иэображения с щестого выхода блока 21 на счетчики 10 им,пульсов поступает импульс сброса. В ,такте считывания второй строки изображения сигнал с второго выхода блока 21, равный времени считывания строки изображения, возбуждает генератор 4, формируя вторую строку изображения, считываемую с фотоприемника

23. Видеосигнал второй строки изображения записывается в блок 8 памяти.

По сигналу с четвертого ныхода блока 21 производится фиксация времени, соответствующего моменту считывания второй строки изображения, в блоке 20 и размыкание коммутатором 28 кольцевого регистра 27. После окончания сигнала на четвертом выходе блока 21 регистр 27 замыкается в кольцо.

Одновременно с записью в блок 8 памяпервые входы которых поступает информация с разрядных выходов блока 7, сдвиг информации в котором осуществляется по тактовым импульсам с пятого выхода блока 21 синхронно с записью видеосигнала в блок 8. В блоках 9 видеосигналы текущей и первой множения (импульсы совпадений) подсчитываются в счетчиках 10 и складываются в сумматорах !1 и 12. После завершения операции считывания и записи видеосигнала второй строки изображения в сумматоре 12 будет накоплена сумма ординат ВКФ по выводам блока 7 памяти, расположенным справа от среднего. которая пропорциональна площади правого участка ВКФ, а в сумматоре ll будет накоплена сумма ординат ВКФ по выводам блока 7 памяти, расположенным слева от среднего, которая пропорциональна площади левого участка ВКФ видеосигналов строк изоб" ражения (фиг.2). Если суммы ординат

ВКФ, накопленные в сумматорах 11 и

12 равны, т.е, сноса изображения нет, то по сигналу "Равно" с выхода блока

14, поступающему на управляющий вход коммутатора 16, его информационный вход соединяется с его вторым выходом. Сигнал с седьмого выхода блока

21 через коммутатор 16 поступает на второй вход блока 19, где тактируется запись сигнала суммы всех ординат

ВКФ видеосигналов строк изображения с выхода сумматора 13, и на пятый вход блока 18, дублируя установку его в исходное состояние. Одновременно сигнал с второго выхода коммутатора 16 поступает на блок 21, где используется как команда для начала такта считывания следующей строки изображения. После этого импульсом с шестого выхода блока 21 счетчики

10 сбрасываются в нулевое состояние.

При наличии поперечной составляющей вектора скорости„ направленной вдоль строки и обусловленной неперпендикулярностью направления вектора скорости к строке, максимум ВКФ видеосигналов строк изображения будет сдвинут относительно средне= î вынода блока 7. В этом случае суммы ординат

ВКФ, накопленные в сумматорах 11 и

12 оказываются не равными между собой. При отсутствии сигнала "Равно с выхода блока 14 информационный вход коммутатора 16 соединяется с его первым входом, и сигнал с седьмого выхо- i да блока 21 через коммутатор 16 поступает на второй вход блока 8, ня первый вход блока 17 и на. первый вход блока 18, где фиксирует знак разности, поступающий на второй вход блока. 20

18 с выхода вычитателя 15. В блоке

17 сигнал с первого выхода коммутатора 16 тактируе запись величины разнос и сумм ординат ВКФ, накопленных ус в сумматорах 11 и 12, с выходов вычитателя 15. Импульсы с первого выхода блока 17, количество которых пропорционально величине разности сумг ординят ВКФ накопленных в сумматорах

11 и 12, поступают в блок 18, где подсчитываются, и в блок 8, гце осуществляют сдвиг информации, записанной в нем на число разрядов пропорциональное величине разности сумм ординат ВКФ, накопленных в суммато- 3 рах 11 и 12. Ияправление сдвига опре— деляется значением знака разности, поступающим на тре ий вход блока 8 с выхода вычитателя 15 и зафиксированным в блоке 8 по сигналу с перво- 40 го выхода коммутатора 16. По окончании сдвига информации в блоке 8 сиг-: нал конца сдвига со второго выхоца блока 17 поступает на пятый вход блока 8, устанавливая его в исходное 45 состояние, и на второй вход. блока 2), по. этому сигналу блок 21 устайявлив:— ет счетчики 10 в нулевое состояние путем подачи на них импульса сброся с шестого выхода блока и повторяет ."гб цикл вычисления ВКФ видеосигналов первой и второй строк изображения до тех пор, пока разность накопленных s сумматарях 11 и 12 сумм ординат ВКФ не станет равной или близкой к нулю.

При этом сигнал на четвертом выходе блока 21 не появляется чем обеспечивается замкнутое со" òîÿíèå кольцево-го регистра 27. По сигналу " явно" с выхода блока 14 равнения, поступающему на управляющий вход коммутатора 16, еГО информационныи Вход сОединяется с его BTopbM выходом. 0игнал с седьмого выхода блока 21 через коммутатор 16 поступает на второй вход блока l9, .где тактирует запись кода суммы всех ординат ВКФ видеосигналов строк изображения с выхода сумматора 13, и на пять% вход блока 18, устанавливая его в исходное состояние, Одновременно сигнал со второго выходя переключателя 16 поступает на блок 21. где используется как коман,ца для начала такта считывания следующей строки изображения. После этого импульсом с шестого выхода блока

21 счетчики !О сбрасываются в нулевое состояние.

В такте считывания следующей строки изображения текущего цикла измерения обновляется видеосигнал текущей строки изображения в блоке 8 памяти и †::роизводится определение суммы ординЯТ ВКФ видеОсигналОв первой и тре» тьей строк изображения ч величины

;носа изображения аналогично описанНОМУ.

Наибольшее значение будет иметь площадь ВКФ,, соответствующей максимальной корреляционной связи видеосигналов строк изображения, т.е. при, совпадении изображений первой я текущей строк. Блок 19 производит поиск максимального значения суммы ординат

ВКФ видеосигналов строк изображения и ири его появлении подает сигнал на блок 20 и блок 18, В блоке 20 по этому сигналу производится фиксация значения времени транспортного запаздывания несущего информацию о продольной составляющей 7, вектора скорости движения изображения, В блоке 18 по этому сигналу производится фиксапия кода величине сноса изображения:

Vg

Il ггпу где бг. — шаг дискритизации видеосигналов строк изображения несущего информацию о поперечноЙ составляющей

7. вектора скорости движения изобраl?33190 жения. В конце цикла измерения с выхода блока 20 отсчета времени на третий вход блока 2I подается сигнал, по которому производится установка устройства в исходное состояние и запуск очередного цикла измерения.

Остановка устройства осуществляется подачей на пятый вход блока 2I сигнала "Стоп" с кнопки или с внешнего автоматического устройства управления. Формула изобретения

1. Устройство для определения составляющих вектора скорости движения изображения, содержащее оптически связанные объектив и формирователь сигналов изображения, первый и вто20 рой генераторы управляющих напряжений, выходы которых соединены с входами формирователя сигналов изображения, вьгход которого соединен с вхоДОм Видеоусилителя, первый блОк памя- 25 ти, разрядные выходы которого соединены с первыми входами разрядных умножителей и блок определения экстремума, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, в него введены второй блок

30 памяти, первый и второй сумматоры, блок сравнения, третий сумматор, вычитатель, блок преобразования кода в число импульсов, блок формирования кода величины сноса изображения, блок отсчета времени, блок управления, первый и второй коммутаторы и разрядные счетчики, причем выход видеоусилителя соединен с первым входом первого коммутатора, первый выход которого соединен с первым входом первого блока памяти, первый выход блока управления соединен с входом первого генератора управляющих напряжений, второй выход соединен с вторым входом первого коммутатора, с вторым входом первого блока памяти, первым входом блока отсчета времени и с входом второго генератора управляющих напряжений, третий выход соединен с 50 четвертым входом второго блока памяти, с первым входом блока преобразования кода в число импульсов, с первым входом блока определения экстремума, с третьим входом блока отсчета 55 времени и с первым входом блока формирования кода величины сноса изобра- ° жения, четвертый выход соединен с вторым входом второго блока памяти и с вторым входом блока отсчета времени, пятый выход соединен с третьими входами первого и второго блоков памяти и с первыми входами разрядных счетчиков, шестой выход соединен с вторыми входами разрядных счетчиков, седьмой выход соединен с первым входом второго коммутатора, первый выход блока преобразования кода в число импульсов соединен с первым входом блока управления, второй выход соединен с вторым входом блока формирования кода величины сноса изображения и с пятым входом второго блока памяти, второй вход второго коммутатора соединен с вьгходом блока сравнения, выход первого сумматора соединен с первыми входами блока сравнения, третьего сумматора и вычитателя, выход второго сумматора соединен с вторыми входами блока сравнения, третьего сумматора и вычитателя, выход третьего сумматора соединен с вторым входом блока определения экстремума, выход которого соединен с четвертым входом блока отсчета времени и с третьим входом блока формирования кода величины сноса изображения, первый выход второго коммутатора соединен с вторым входом блока управления, с третьим входом блока определения экстремума и с четвертым входом блока формирования кода величины сноса изображения, второй выход второго коммутатора соединен с вторым входом блока преобразования кода в число импульсов, с шестым входом второго блока памяти и с пятым входом блока формирования величины сноса изображения, выход второго блока памяти соединен с вторыми входами блоков умноженин, седьмой вход второго блока памяти соединен с первым выходом блока преобразования кода в число импульсов, восьмой вход второго блока памяти соединен с первым вьгходом вычитателя, второй выход которого соединен с третьим входом блока преобразования кода в число импульсов, вьгходы блоков умножения соединены с третьими входами разрядных счетчиков, выходы которых соединены с входами первого и второго сумматоров выход блока отсчета времени соединен с третьим входом блока управления, четвертый и пятый выходы которого являются входами устройства.

1233 I 90

2. Устройство по п.l о т л и— ч а ю п1 е е с я тем, что блок управления содержит последовательно соединенные первый формирователь импульсов, первый элемент ИЛИ, первый триггер, первый элемент И, второй формирователь импульсов, второй триггер, второй элемент И и третий элемент И, выход которого является пятым выхо- 10 дом блока, вход первого формирователя импульсов является пятым входом блока, последовательно соединенные третий генератор импульсов, первый счетчик и первый дешифратор, выход 15 которого является первым выходом блока, последовательно соединенные третий формирователь импульсов, второй элемент ИЛИ, второй счетчик и третий элемент И, выход которого является 20 седьмым выходом блока, четвертый, пятый и шестой элементы И, четвертый, пятый и шестой формирователи импульсов, третий и четвертый триггеры, третий и четвертый элементы ИЛИ, пер вый, второй и третий элементы задержки, причем первые входы четвертого, пятого и шестого элементов И и четвертого формирователя импульсов со единены с выходом второго элемента 30

И, выход четвертого элемента И является вторым входом блока, выход пятого элемента И является четвертым выходом блока, первый вход третьего триггера, второй вход первого тригге ра второй вход первого счетчика, второй вход второго триггера и первый вход третьего элемента ИЛИ соединены с выходом второго элемента ИЛИ, который является третьим выходом 40 блока, выход второго элемента, задержки соединен с входом четвертого элемента ИЛИ, выход которого является шестым выходом блока, второй вход третьего элемента И, вход второго элемента задержки и второй вход третьего триггера соединены с выходом четвертого формирователя импульсов, выход третьего триггера соединен с вторым входом четвертого элемента И, выход третьего генератора импульсов соединен с вторым входом третьего элемента И, первый вход четвертого триггера соединен с выходом третьего элемента И, второй вход — с выходом 55 третьего элемента ИЛИ, а выход - с вторым входом пятого элемента И, выход третьего элемента задержки соединен с вторым входом третьего элемента ИЛИ, а вход является вторым входом блока, вход третьего формирователя импульсов является четвертым входом блока, выход пятого формирователя импульсов соединен с вторым входом второго элемента ИЛИ, выход шестого формирователя импульсов соединен с третьим входом второго элемента ИЛИ и с входом первого элемента задержки, выход которого соединен со вторым входом первого элемента ИЛИ, вход шестого формирователя импульсов .является третьим входом блока, второй вхбд . второго элемента И и второй .вход первого элемента И соединены с .выходом первого дешифратора, второй

:вход четвертого элемента ИЛИ является первым входом блока, второй выход второго счетчика соединен с вторым входом шестого элемента И, выход которого соединен с вторым входом второго счетчика, 3. Устройство по и.1, о т л и— ч а ю щ е е с я тем, что блок формирования кода величины сноса изображения содержит последовательно соединенные четвертый элемент задержки, пятый элемент ИЛИ, пятый триггер, седьмой элемент И, шестой триггер, первый и второй регистры и третий счетчик:, причем вход четвертого элемента задержки является четвертым входом блока, второй вход седьмого элемента H — пятым входом блока, второй вход пятого триггера соединен с выходом. седьмого элемента И, второй вход первого регистра является третьим входом блока, второй вход второго регистра и второй вход пятого элемента ИЛИ являются первым входом блок:а, первый. и второй входы третьего счетчика являются вторым и шестым входами блока, третий вход третьего счетчика соединен с выходом пятого элемента ИЛИ, а выход — с вторым входом первого регистра, второй вход шестого триггера соединен с шестым входом блока.

4. Устройство по п.1, о т л и— ч а ro rrr е е с я тем, что блок отсчета времени содержит последовательно соединенные седьмой триггер, четвертый генератор импульсов, четвертый счетчик, третий регистр, четвертый регистр и пятый регистр, причем первый вход седьмого триггера является

1233190 того регистра является четвертым входом блока, второй вход третьего ре- гистра является вторым входом блока, вторэй выход четвертого счетчика соединен с третьим входом третьего регистра и является выходом блока.

5. Устройство по п.1, о т л и ч а ю щ е е с я тем, что, блок определения экстремума содержит последовательно соединенные восьмой элемент

И, седьмой регистр, блок сравнения, шестой регистр, девятый элемент И и элемент ИСКЛЮЧАИЩЕЕ ИЛИ, выход которого является выходом блока, пятый элемент задержки, шестой элемент задержки, десятый элемент И и восьмой регистр, выход которого соединен с вторым входом блока сравнения, вход пятого элемента задержки, и первые входы восьмого и десятого элементов

И являются третьим входом блока, выход пятого элемента задержки соединен с вторым входом шестого регистра и с входом шестого элемента задержки, выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы седьмого и восьмого регистров являются вторым входом блока, третьи входы шестого, седьмого и восьмого регистров являются первым входом блока, второй выход блока сравнения соединен с вторым входом восьмого элемента И, выход десятого элемента И соединен с входом восьмого регистра, выход которого соединен с вторым вхо40 дом блока сравнения, второй вход десятого элемента И соединен с первым выходом блока сравнения, второй выход шестого регистра соединен с вторым входом девятого элемента И.

6. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок преобразования кода в число импульсов со.держит последовательно соединенные седьмой формирователь импульсов, пятый генератор импульсов, пятый счетчик и второй дешифратор и седьмой формирователь:импульсов, выход которого является первым выходом блока, вход пятого генератора импульсов со- 55 единен с выходом второго дешифратора, второй вход пятого счетчика является третьим входом блока, второй первым входом блока, вторые входы седьмого триггера, четвертого счетчика и пятого регистра являются третьим входом блока, второй вход четвер- 5 вход пятого счетчика является вторым входом блока, а третий вход пятого счетчика является первым входом блока, выход пятого генератора импульсов является вторым выходом блока.

7. Устройство по п.1 о т л ич а ю щ е е с я тем, что первый блок памяти содержит десятый регистр и третий коммутатор, выход которого соединен с первым входом десятого регистра, второй вход которого является третьим входом блока, выход десятого регистра соединен с первым входом третьего коммутатора, второй з вход которого является первым входом блока, а третий вход третьего коммутатора является вторым входом блока, разрядные выходы десятого регистра являются разрядными выходами блока.

8. Устройство по п.1, о т л нч а ю щ е е с я тем, что второй блок памяти содержит последовательно соединенные пятый элемент ИЛИ, восьмой триггер, девятый регистр и четвертый коммутатор, выход которого соединен с вторым входом девятого регистра и является выходом блока, шестой элемент ИЛИ, выход которого соединен с третьим входом девятого регистра, а первый вход шестого элемента ИЛИ является пятым входом блока, третий вход шестого элемента ИЛИ является третьим входом блока, второй вход четвертого коммутатора является первым входом блока, третий вход четвертого коммутатора является вторым входом блока, первый вход пятого элемента ИЛИ является четвертым входом блока, второй вход пятого элемента ИЛИ является седьмым входом блока, второй вход восьмого триггера является шестым входом блока, третий вход восьмого триггера является восьмым входом блока.

9. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что формирователь сигналов изображения содержит первый и второй линейные фотоприемники, первые входы которых являются вторым входом формирователя сигналов изображения, и пятый коммутатор, первый и второй входы которого соединены с выходами первого и второго линейных фотоприемников, третий выход пятого коммутатора является третьим

13 2ЗЗ19О 14 входом формирователя сигналов изобра- ляется выходом формирователя сигнажеиия, а выход пятого коммутатора яв- лов изображения„

tzssiso

Произв.-полигр. пр- сии, г. Y?KT.ород, ул. Проектная, 4

ВНИИПИ Заказ 2773/ >2!

233190

Ткрая 67I Попписное