Умножитель частоты следования импульсов

 

Изобретение может быть использовано в схемах управления статическими преобразователями. Цель изобретения - повышение надежности и упрощеСЛ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

/;,.;.

ОПИСАНИЕ ИЗОЫ КтКНИЯ . " .

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

Смеляков В. В. Цифровая измерительная аппаратура инфранизких частот.

И.; Энергия, 1975, с. 36-45, . рис. 2-2. (54) УИНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

HK1YJIbC0B . (57) Изобретение мажет быть использована в схемах управления статическими преобразователями. Цель изобретения — повышение надежности и упроше(21) 3819535/24-21 (22) 03.12.84 (46) 30.05.86. Вюл. М- 20 (71) Научно-исследовательский институт автоматики и электромеханики при

Томском институте автоматизированных систем управления и радиоэлектроники (72) А.Г.Азаров, С.И.Королев, В.В.Полонский и Г.И.Цветков (53) 621.374.4(088.8) (5e) Авторское свидетельства СССР Ф 337947, кл. Н 03 К 23/00, 1972.

„„SU„„12349 2 À1

1234962 ние устройства. Умножитель содержит гЕнератор i опорной частоты, элемент

2 задержки, счетчики 3-7 импульсов, элементы И-НЕ 8 и 9, инвертор 10, элемент ИЛИ-HK 11 и дешифратор 12 ну левого состояния. Введение счетчиков,Изобретение относится к импульсной технике и может быть использовано в схемах управления статическими преобразователями.

Целью изобретения является ловы- 5 шение надежности путем упрощения устройства.

На фиг. 1 представлена структурная электрическая схема умножителя частоты следования импульсов; на

Ю фиг. 2 - импульсные диаграммы работы устройства.

Умножитель частоты следования импульсов содержит генератор 1 опорной частоты, элемент 2 задержки, первый

3, второй 4, третий 5, четвертый 6 и пятый 7 счетчики импульсов, первый

8 и второй 9 элементы И-HE инвертор I0, элемент ИЛИ-НЕ 11 и дешифратор

12 нулевого состояния. Выход элемента 2 задержки соединен с входами установки в "0" первого 3 и второго 4 счетчиков импульсов, вход элемента 2 задержки и входы установки третьего

5 и четвертого 6 счетчиков ямлульсов соединены с входом устройства. Выход старшего разряда второго счетчика 4

> импульсов соединен с счетным входом первого счетчика 3 импульсов, а выходы младших разрядов — с информацион30 ными входами третьего счетчика 5 импульсов, выходы которого соединены с соответствующими входами дешифратора

12 нулевого состояния, а выход обратного переноса - с входом обратного счета четвертого счетчика 6 импуль, сов. Информационные входы четвертого счетчика 6 импульсов соединены с выходами соответствующих разрядов nepBoFo счетчика 3 импульсов, а выходы — >О с соответствующими информационными входами пятого счетчика 7 импульсов, вход обратного счета которого соединен с выходом генератора 1 опорной б и 1 импульсов,„ инвертора 10, элемента 2 задержки и дешифратора 12 нулевого состояния и образование новых связей между элементами устройства способствует достижению поставленной цели. 2 ил. частоты и счетным вхоДом второго счетчика 4 импульсов, а выход обратного переноса — с входом инвертора

10. Первые входы первого 8 и второго

9 элементов И-НЕ соединены с выходом дешифратора 12 нулевого состояния, а вторые — с первым и вторым входами элемента ИЛИ-НЕ 11 соответственно.

Первый вход элемента ИЛИ-НЕ 11 соединеч с выходом элемента 2 задержки, второй вход — с выходом инвертора 10, а выход — с входом установки пятого счетчика 7 импульсов и выходом устройства. Выход первого элемента И-HE

8 соединен с входом прямого счета четвертого счетчика 6 импульсов, а выход второго элемента И-НЕ 9 — с входом обратного счета третьего счетчика 5 импульсов.

Диаграммы (фиг. 2), поясняющие работу предлагаемого устройства приведены для случая, когда коэффициент умножения равен шести. На фиг. 2 обозначены входной импульс 13 умножителя частоты, импульсы 14 на выходе элемента 2 задержки, импульсы 15 на выходе генератора 1 опорной частоты, импульсы 16-18 на выходах счетчика

4 импульсов, импульсы 19-22 на выходах счетчика 3, импульсы 23 на выходе дешифратора 12 нулевого состояния, импульсы 24-26 на выходах счетчика

5 импульсов, импульсы 27-30 на выходах счетчика 6 импульсов, импульсы

31 на выходе элемента И-НЕ 9, импульсы 32 на выходе элемента И-HE 8 и импульсы 33 на выходе умножителя частоты следования импульсов.

Умножитель частоты следования импульсов работает следующим образом, Входной импульс 13 поступает на входы установки счетчиков 5 и 6 и вход элемента 2 задержки, на выходе которого формируется импульс 14, ус1234962 танавливающий в "0" счетчики 3 и 4.

По окончании импульса 14 счетчик 4 начинает заполняться импульсами 15 опорной частоты f, = 1/t,„, причем о«, с выхода старшего разряда счетчика 4 на съемный вход счетчика 3 поступают импульсы 18, период которых в К раз больше периода с „ импульсов 15 опорной частоты (К вЂ” емкость счетчика 4).

В момент поступления следующего вход-!О ного импульса 13 в счетчик 6 записывается код, соответствующий числу импульсов, поступивших в счетчик 3 за время второго сигнала Т „ . В счетчик

5 из младших разрядов счетчика 4 по >5 импульсу 13, поступающему на вход установки, производится запись кода остатка, который равен нулю, если отношение Тв„ К,„ - целое число. Если же код остатка отличен от нуля, то 20 на выходе дешифратора !2 устанавливается состояние логической единицы, импульс !4 через логический элемент

И-НЕ 8 поступает на вход прямого счета счетчика 6 и код, записанный в 2 счетчике 6 в момент времени х (импульсы (27-30), увеличивается на единицу в момент времени t . Одновременно импульс 14 через элемент ИЛИ-НЕ поступает на вход установки счет- ЗО чика 7, в который записывается выходной код счетчика 6. По окончании им-. пульса 14 импульсы 15 опорной частоты, поступая на вход обратного счета счетчика 7, уменьшают его содержи-З мое до 0 за время меньшее, чем период входного сигнала Т вЂ” в К раз.

Вх

При достижении счетчиком 7 нулевого состояния очередной импульс опорной частоты вызывает импульс на выходе обратного переноса счетчика 7, который, проходя через инвертор 10 и элемент ИЛИ-НЕ 11, вызывает запись в счетчик 7 нового значения выходного кода счетчика 6. Одновременно 45 импульс обратного переноса через инвертор 10 и элемент И-НЕ 9 поступает на вход обратного счета счетчика 5 и из кода, храняющегося в счетчике

5, вычитается единица.

Описанный цикл повторяется до тех пор, пока в счетчике 5 не установится нулевой код. При этом иа выходе дешифратора 12 устанавливается уровень логического нуля, а элемент 9 переключается в состояние логической единицы, что вызывает появление импульса на выходе обратного переноса счетчика 5. По этому импульсу из кода, записанного в счетчике 6, вычитается единица. Дальнейшее прохождение сигналов обратного переноса счетчика

7 на вход обратного счета счетчика

5 через элемент 9 (импульс 31) таким образом прекращается. Так как число, записанное в счетчике 5, не превышает К-1, то код в счетчике 5 устанавливается в "0" еще до прихода следующего импульса 13 на вход устройства.

При этом остаток, записанный в счетчик 5, равномерно распределяется между выходными импульсами 33, а дли- . тельность выходных импульсов в начале и конце периода входного напряжения отличается на один период (t.„ ) импульсов опорного генератора.

Если с приходом второго импульса в двоичный реверсивный счетчик 5 saписывается число, равное нулю, то это означает, что умножитель частоты работает без фазовой ошибки.

1!аксимальная фазовая ошибка (ах ) умножителя частоты следова««к х ния импульсов может быть определена из выражения

f, (К вЂ” 1) яЧ ах 4f „ где f — частота следования входных вх импул ьс ов;

f — частота импульсов опорного и« генератора;

К вЂ” коэффициент умножения.

Формула изобретения

Умножитель частоты следования импульсов, содержащий генератор опорной частоты, первый и второй элементы

И-НЕ, элемент ИЛИ, первый счетчик импульсов, второй счетчик импульсов, выходы младших разрядов которого соединены с информационными входами третьего счетчика импульсов, о т л и ч а ю шийся тем, что, с целью повышения надежности работы устройства путем его упрощения, в него введены четвертый и пятый счетчики импульсов, инвертор, элемент задержки и дешифратор нулевого состояния, причем вход элемента задержки является входом умножителя частоты следования импульсов, а выход соединен с входами установки в "0" первого и второго счетчиков импульсов, выход генератора опорной частоты соединен со счетным входом второго счетчика им1234962 пульсов, выход старшего разряда которого соединен со счетным входом первого счетчика импульсов, выходы которого соединены с соответствующими информационными входами четвертого счетчика импульсов, вход установки которого соединен с входом установки третьего счетчика импульсов и входом умножителя частоты следования импульсов, выходы четвертого счетчика импульсов соединены с соответствующими информационными входами пятого счетчика импульсов, вход прямого счета— с выходом первого элемента И-НЕ, а вход обратного счета — с выходом обратного переноса третьего счетчика импульсов, вход обратного счета которого соединен с выходом второго элемента И-НЕ, первый вход которого.соСоставитель A.ÑàçîHîâ

Техред A.Ãîpòâ Д

Корректор В.Бутяга

Редактор А.Лежнина

Заказ 2990/58

Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Подписное. Производственно-полиграфическое предприятие, г„ужгород, ул.Проектная, 4

73

1$

17

5

О

21

22

2$

26

27

28 гу

М

И

И единен с первым входом второго элемента И-HF. и выходом дешифратора нулевого состояния, входы которого соединены с соответствующими выходами третьего счетчика импульсов, вторые входы первого и второго элементов И-НЕ соединены соответственно с первым и вторым входами элемента

ИЛИ-НЕ, выход которого является выходом умножителя частоты следования импульсов и соединен с входом установки пятого счетчика импульсов, вход обратного счета которого соединен с выходом генератора опорной частоты, а выход обратного переноса— с входом инвертора, выход которого соединен с вторым входом элемента

ИЛИ-НЕ, первый вход которого соединен с выходом элемента задержки.

Умножитель частоты следования импульсов Умножитель частоты следования импульсов Умножитель частоты следования импульсов Умножитель частоты следования импульсов 

 

Похожие патенты:

Изобретение относится к устройствам реализации управляемых логических функций

Изобретение относится к импульсной технике

Изобретение относится к импульсной технике и может быть использовано в системах дискретной автоматики, управления и контроля

Изобретение относится к импульсной технике

Изобретение относится к логическим элементам с инжекторным питанием

Изобретение относится к вычислительной технике и может быть ис пользовано в качестве формирователя переноса в устройствах суммирования и вычитания

Изобретение относится к импульсной технике

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх