Интегральная логическая схема (ее варианты)

 

Изобретение относится к импульсной технике. Цель изобретения - увеличение надежности работы интегральной логической схемы. Устройство содержит согласующий транзистор 1, резисторы 3,4,7,11,14,17,18 и 20, шину питания 5, фазоразделительный транзистор 6, стабилизирующий транзистор 8, вход 2 и выход 9 схемы, выходные транзисторы 10 и 12, диод 15, рассасывающий транзистор 16, дополнительный транзистор 19 и диод 21. Введение диода 21 ограничивает насыщение согласующего 1 и фазоразделительного 6 транзисторов и уменьшает потребляемую мощность. Введение рассасывающего транзистора 16 и образование новых связей между элементами устройства позволяет уменьшить сквозные токи и увеличить быстродействие устройства. 2 с.и 1 з.п. ф-лы, 2 ил. § (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

260 (19) (11) (50 4 H 03 К 19/088

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Фиг.f

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3689214/24 — 21 (22) 05.01.84 (46) 30.04.86. Бюл. № 16 (72) Ю.Н.Еремин, Я.О.Гойденко и А.С.Федонин (53) 621.374(088.8) (56) Авторское свидетельство СССР

¹ 1001479, кл. Н 03 К 19/088, 1980.

Авторское свидетельство СССР №- 1058061, кл. Н 03 К 19/00, 1982 ° (54) ИНТЕГРАЛЬНАЯ ЛОГИЧЕСКАЯ СХЕМА (ЕЕ ВАРИАНТЫ) (57) Изобретение относится к импульсной технике. Цель изобретения — увеличение надежности работы интегральной логической схемы. Устройство содержит согласующий транзистор 1, резисторы 3,4,7,11,14,17,18 и 20, шину питания 5, фаэораэделительный транзистор 6, стабилизирующий транзистор 8, вход 2 и выход 9 схемы, выходные транзисторы 10 и 12, диод

15, рассасывающий транзистор 16, дополнительный транзистор 19 и диод 21.

Введение диода 21 ограничивает насыщение согласующего 1 и фазоразделительного 6 транзисторов и уменьшает потребляемую мощность. Введение рассасывающего транзистора 16 и образование новых связей между элементами устройства позволяет уменьшить сквозные токи и увеличить быстродействие Е устройства. 2 с.и 1 з.п. ф-лы, 2 ил.

1 12

Изобретение относится к импульсной технике и может быть использовано для построения интегральных логических схем.

Цель изобретения — увеличение надежности работы интегральной логической схемы путем уменьшения сквозных токов, а также увеличение быстродействия.

На фиг. 1,2 представлены принципиальные схемы вариантов предлагаемых интегральных логических схем.

Интегральная логическая схема (фиг.1) содержит согласующий транзистор 1, база которого подключена к входу схемы 2 и через первый резистор

3 к шине питания, коллектор через второй резистор 4 подключен к шине питания 5, а эмиттер — к базе фазоразделительного транзистора 6 и через третий резистор 7 — к базе стабилизирующего транзистора 8, эмиттер которого подключен к выходу схемы 9 и коллектору первого выходного транзистора 10, эмиттер которого соединен с общей шиной, а база — с эмиттером фазоразделительного транзистора 6 и первым выводом четвертого резистора 11, коллектор второго выходного транзистора 12 через пятый ре зистор 13 соединен с шиной питания

5, а база стабилизирующего транзистора S через последовательно включенные шестой резистор 14 и диод 15 подключена к общей шине, эмиттер рассасывающего транзистора 16 соединен с общей шиной, база — с вторым вывоцом четвертого резистора 11, а коллектор через седьмой резистор 17 соединен с базой первого выходного транзитора 10, коллектор которого соединен с эмиттером второго выходного транзистора 12 и через, восьмой резистор 18 подключен к его базе и эмиттеру дополнительного транзистора

19, коллектор которого подключен к коллектору второго выходного транзистора 12, а база соединена с кол.чектором фазоразделительного транзистора 6 и через девятый резистор ?О с шиной питания 5, коллектор стабилизирующего транзистора 8 соединен эмиттером фазоразделительного транзистора 6. На фиг.2 коллектор стабилизирующего транзистора 8 соединен с коллектором фазоразделительного транзистора 6. Интегральная логическая схема (фиг;1 и 2) может дополнительно содержать диод 21, анод кото28260 2 рого подключен к базе согласующего транзистора 1, а катод — к коллектору фазоразделительного транзистора б.

Интегральная логическая схема работает, следующим образом.

Если на базу транзистора 1 поступает низкий уровень напряжения, то транзисторы 1, 6, 10 закрыты и на выходе схемы 9 формируется высокий уровень напряжения через резисторы

13, 20 и транзисторы 12, 19. Если на вход схемы 2 подается высокий уровень напряжения, то транзистор

1 открывается, его эмиттерный ток течет в цепь из резисторов 7, 14 и диода 15, а также в базу фазоразде— лительного транзистора 6, которьп при этом открывается. его эмиттерный ток течет в базу выходного транзис2О тора 10, который также включается.

На выходе схемы устанавливается низкий уровень напряжения, равный где Ч, — напряжение на выходе схемы;

Ц„, — опорное напряжение, напряжение в точке соединения резисторов 7 и 14;

Ц;„ — падение напряжения на переходе база — эмиттер транзистора 8.

При этом напряжении на выходе схемы 9 в базу выходного транзистора

10 течет ток, определяющийся коэффициентом усилия выходного транзистора 10 и током нагрузки. Избыточный

I ток, протекающий через резистор 20 и фазоразделительный транзистор 6, течет в коллектор выходного транзистора 10 через транзистор 8, работающий в активном режиме.

Если напряжение на выходе схемы 9 понижается (например, по причине изменения тока нагрузки), то базовый ток транзистора 8 увеличивается, что вызывает увеличение его коллекторного тока и, следовательно, уменьшение базового тока выходного транзистора 10.

Таким образом обеспечивается ограничение нысыщения выходного транзистора 10. Напряжение на выходе схемы определяется опорным уровнем Е» .

В качестве источника опорного уровня

55 используются транзисторы 10, 6, 1 с подключенным к эмиттеру транзистора 1 делителем, состоящим из резисторов

7 и 14 и диода 15. Диод 15 обеспечиз 1 вает температурную стабильность U с t1 и выходного напряжения.

Если на базу согласующего транзистора 1 подать низкий уровень напряжения, то. согласующий транзистор 1 и фазоразделительный транзистор Шоттки

6 закроются, прекратится ток в базу выходного транзистора 10, он выключится и на выходе схемы установится высокий уровень напряжения.

С целью ограничения насыщения согласующего и фазоразделительного транзисторов и уменьшения потребляемой мощности в предлагаемую схему может быть введен диод 21, подключенный анодом к базе согласующего транзистора, а катодом к коллектору фазоразделительного транзистора. В этом случае обеспечивается высокое быстродействие схемы также и при изготовлении ее по технологии без применения диодов

Шоттки.

Формула изобретения

1. Интегральная логическая схема, содержащая согласующий транзистор, база которого подключена к входу схемы и через первый резистор — к шине питания, коллектор через второй резистор подключен к шине питания, а эмиттер — к базе фазоразделительного транзистора и через третий резистор к базе стабилизирующего транзистора, эмиттер которого подключен к выходу схемы и коллектору первого выходного транзистора, эмиттер которого соединен с общей шиной, а база — с эмиттером фазоразделительного транзистора и первым выводом четвертого резистора, коллектор второго выходного транзистора через пятый резистор соединен с шиной питания, эмиттер — с выходом схемы, а база стабилизирую цего транзистора через последовательно включенные шестой резистор и диод подключена к общей шине, о т л ич а ю щ а я с я тем, что, с целью увеличения надежности работы, в нее введен рассасывающий транзистор, эмиттер которого соединен с обшей шиной, база — с вторым выводом четвертого резистора, а коллектор через седьмой резистор — с базой первого выходного транзистора, коллектор которого через восьмой резистор подключен к базе второго выходного транзистора и эмиттеру дополнительного

228260

55 транзистора, коллектор которого подключен к коллектору второго выходного транзистора, а база соединена с коллектором фазоразделительного транзистора и через девятый резистор — с шиной питания, при этом коллектор стабилизирующего транзистора соединен с эмиттером фазоразделительного транзистора.

2. Интегральная логическая схема, содержащая согласующий транзистор, база которого подключена к входу схемы и через первый резистор — к шине питания, коллектор через второй резистор подключен к шине питания, а эмиттер — к базе фазоразделительного транзистора и через третий резистор — к базе стабилизирующего транзистора, эмиттер которого подключен к выходу схемы и коллектору первого выходного транзистора, змиттер которого соединен с общей шиной, а база — с эмиттером фазоразделительного транзистора и первым выводом четвертого резистора, коллектор второго выходного транзистора через пятый резистор соединен с шиной питания, эмиттер — с выходом схемы, а база стабилизирующего транзистора через последовательно включенные шестой резистор и диод подключена к общей шине, о т л и ч а ю щ а .я с я тем, что, с целью увеличения надежности, в нее введен рассасывающий транзистор, эмиттер которого соединен с общей шиной, база — с вторым выводом четвертого резистора, а коллектор через седьмой резистор соединен с базой первого выходного транзистора, коллектор которого через восьмой резистор подключен к базе второго выходного резистора и эмиттеру дополнительного транзистора, коллектор которого подключен к коллектору второго выходного транзистора, а база соединена с коллектором фазоразделительного транзистора и через девятый резистор — с шиной питания, при этом коллектор стабилизирующего транзистора соединен с коллектором фазоразделительного транзистора.

3. Схема по пп.1 и 2, о т л и ч аю щ а я с я тем, что, с целью увеличения быстродействия, в нее введен диод, анод которого подключен к базе согласующего транзистора, а катод — к коллектору фазоразделительно,го транзистора.

Составитель А.Янов

Редактор И.Товтин Техред И.Верес Корректор И.Демчик

Заказ 2296/57 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4