Многоканальная система программного управления станками

 

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в качестве системы управления группой металлообрабатывающи.х, раскладываюш,их жгуты и прочих станков. Цель изобретения - повышение быстродействия системы и сокращение числа программ - достигается путем введения в систему блока выделения приоритета, что позволило выявлять наивысший приоритет обслуживаемых каналов, номер канала с этим приоритетом и количество каналов, требуюш,их обслуживание с таким же приоритетом. 1 3. п. ф-лы, 5 ил. IND со О5 4; to N

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ1236424

А1 (5ц 4 G 05 В 19 417

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3789060/24-24 (22) 13.09.84 (46) 07.06.86. Бюл. № 21 (72) А. Л. Белогорский, В. Н. Быков, А. В. Торопов и В. Н. Тычинин (53) 621.503.55 (088.8) (56) Авторское свидетельство СССР № 603953, кл. G 05 В 19/417, 1974.

Авторское свидетельство СССР № 746426, кл. G 05 В 19/417, 1977. (54) МНОГОКАНАЛЬНАЯ СИСТЕМА ПРО

ГРАММНОГО УПРАВЛЕНИЯ СТАНКАМИ (57) Изобретение относится к автоматике и вычислительной технике и предназначено для использования в качестве системы управления группой металлообрабатывающих, раскладывающих жгуты и прочих станков.

Цель изобретения — повышение быстродействия системы и сокращение числа программ — достигается путем введения в систему блока выделения приоритета, что позволило выявлять наивысший приоритет обслуживаемых каналов, номер канала с этим приоритетом и количество каналов, требующих обслуживание с таким же приоритетом.

1 з. п. ф-лы, 5 ил.

1236424

20

35

55

Изобретение относится к вычислительной гехнике и предназначено для использования в качестве системы программного управления группой металлообрабатывающих, раскладывающих жгуты и прочих станков.

Цель изобретения — повышение быстродействия системы и сокращение числа программ.

На фиг. 1 представлена структурная схема многоканальной системы программного упраьления станками; на фиг. 2 — схема блока выделения приоритета; на фиг. 3-функциональная схема вычислительной машины; на фиг. 4 -- схема компаратора; па фиг. 5 — временная диаграмма работы блока выделения приоритета.

Многоканальная система программного управления станками (фиг. 1) содержит вычислительну1о машину (ВМ) 1, регистр 2 памяти, интерполятор 3, устройство 4 станочного управления, блок 5 формирования кода приоритета, содержащий триггер 6, генератор 7 импульсов, элемент И 8, счетчик 9, блок !О выделения приоритета, информационную шину 11, линию 12 управления разрешением приема информации в блок выделения приоритета (12i — для первого канала, 12х — для х}-го канала), информационные шины 13 состояния счетчиков (13i — первого канала, 13 — N-го канала), первую 14 и вторую 15 линии управления, информационную шину 16 блока выделения приоритета.

Блок 10 выделения приоритета (фиг. 2) содержит группы элементов И 17, мультиплексоры 18, генератор 19 импульсов, элемент И 20, первый счетчик 21, регистр

22 номера канала, регистр 23 приоритета, компаратор 24, второи счетчик 25, первый элемент ИЛИ 26, триггер 27, элемент 28 задержки, второй элемент ИЛИ 29, инвертор 30, одновибратор 31.

Вычислительная машина (фиг. 3) содержит процессор 32, запоминающее устройство (ЗУ) 33, интерфейс 34 (устройство связи) с устройствами 35 ввода — вывода; общую шину 36 ВМ, блок 37 приоритетного прерывания, интерфейс 38 с внешними каналами 11 и 16, содержа1ций регистры

39 и 40.

Компаратор 24 (фиг. 4) имеет схемы 41-43 сравнения, элементы И 44 и 45, элемент ИЛИ 46 (приведен пример для 12разрядных кодов) .

Информационный выход BM 1 (фиг. 1}, т. е, выход регистра 40 интерфейса,38 (фиг. 3), через информационную шину 11 подкл1очен к первым входам регистров 2 памяти, к установочным входам счетчиков 9 и к обнуляющим входам триггеров 6 всех каналов системы.

Выходы каждого регистра 2 соединены с входами интерполятора 3 этого же канала, связанного первым выходом со своим устройством 4 станочного управления, а вторым выходом -- с вторым входом регистра 2 памяти и установочным входом триггера 6 блока 5 формирования кода приоритета.

Установка триггера 6 соответствует запросу на обслуживание данного канала. Блок 5 содержит также генератор 7 импульсов, через элемент И 8 подключенный к счетному входу счетчика 9. Второй вход элемента И

8 соединен с выходом триггера 6, связанного также линией 12 с соответствующим входом разрешения приема информации блока 10 выделения приоритета. Статические выходы счетчиков 9 соединены шинами

13 с соответствуюгцими информационными входами блока 10 выделения приоритета.

Информационный выход блока 10 подключен шиной 16 к ВМ 1 (входам регистра 39 интерфейса 38) .

Выход готовности и выход аварийности блока 10 выделения приоритета соединены соответственно первой 14 и второй 15 линиями управления с управляющими входами ВМ ! (первым и вторым входами блока 37 приоритетного прерывания).

Для упрощения блока 10 предлагаемой системы счетчик 9 блоков 5 формирования кода приоритета выполнен не вычитающим (как в известном устройстве), а суммирукнцим. Такое решение на выявление приоритета каналов совершенно не сказывается, только BM производит оценку значения приоритета, исхотя из того, что наивысшему приоритету соответствует максимальное заполнение счетчика 9, а не его нулевое состояние.

Все элементы данной системы могут быть выполнены на серийно выпускаемых промышленностью микросхемах (ИМС), например

ИМС 155 и 589 серии, в частности регистры 2, 39 и 40 --- на ИМС 589 ИР 12; блок 37 приоритетного прерывания — на ИМС 589

ИК 15; счетчик 9 — на ИМС 155 ИЕ 7.

Блок 10 выделения приоритета служит для выделения наивысшего приоритета, определения номера канала и количества каналов с этим приоритетом.

Блок 10 содержит по количеству каналов группы элементов И 17 (фиг. 2), первые входы которых являются информационными входами блока 10 и связаны шинами 13 с выходами счетчиков 9. Вторые входы элементов в каждой группе объединены и являются входами разрешения приема информации в блок 10. Эти входы соединяются с выходом соответствующих триггеров 6 блоков 5.

Выходы групп элементов И 17 подключены к входам мультиплексоров 18. причем одноименные разряды этих групп собираются на отдельных мультиплексорах. Таким образом мультиплексоры 18 в зависимости от кода на своих управляющих входах коммутируют на своих выходах состояние Р; того или иного счетчика 9 блоков 5.

1236424

Для канала, не пославшего запрос на обслуживание (т. е. в котором не установлен триггер 6), передача состояния счетчика

9 на входы мультиплексоров 18 запрещается соответствующей группой элементов И 17. На выходах мультиплексоров в этом случае (т. е. при коммутировании состояния неподключенного счетчика 9) формируется нулевое значение.

Управление мультиплексорами производится статическими выходами первого счетчика 21, на счетный вход которого через элемент И 20 поступают импульсы с генератора 19 импульсов. Статические выходы счетчика 21 соединены также и с входами регистра 22, предназначенного для хранения номера канала с наивысшим приоритетом.

Выходы мультиплексоров 18 подключены к входу регистра 23 приоритета и первому входу компаратора 24. Компаратор при приходе разрешающего сигнала F с элемента

И 20 производит сравнение кодов приоритетов, поступающих с мультиплексоров (Р;) и регистра 23 (Р;). Первый выход компаратора (Р; = Р";) соединен со счетным входом второго счетчика 25, а второй его выход (Р; Р;) — с управляющими входами регистров 22 и 23 и через первый элемент ИЛИ

26 подключен к обнуляющему входу счетчика 25, т. е. при превышении приоритетом, поступающего с мультиплексоров, кода, хранящегося в регистре 23, производят перезапись нового значения приоритета в регистр

23 и обнуление второго счетчика 25. В регистр 22 записывается при этом номер канала, из которого поступило это большее значение приоритета. При равенстве кодов приоритетов организуется счет числа каналов с одинаковым приоритетом во втором счетчике 25.

Счетный выход первого счетчика 21 связан с установочным входом триггера 27 и через элемент 28 задержки и второй элемент ИЛИ 29 — с обнуляющими входами регистров 22 и 23, триггера 27, счетчика 21 и вторым входом первого элемента ИЛИ 26.

Инверсный выход триггера 27 соединен с вторым входом элемента И 20, а прямой

его выход является выходом готовности блока 10 и через первую линию 14 управления связан с первым входом блока 37 приоритетного прерывания.

Выход мультиплексора 18 старшего разряда является выходом аварийности блока 10 и помимо регистра 23 и компаратора 24 подключен также через инвертор 30 к третьему входу элемента И 20 и через одновибратор 31 — к второму входу второго элемента ИЛИ 29. Выход аварийности блока

10 через вторую линию 15 управления связан с вторым входом блока 37.

Выходы регистров 22 и 23 и второго счетчика 25 являются информационным вы5 0

55 ходом блока 10 и соединены шиной 16 с входом регистра 39.

Все элементы блока выделения приоритета могут быть выполнены на серийно выпускаемых промышленностью микросхемах, в частности первый и второй счетчики на ИМС 155 ИЕ 7, мультиплексоры — на

ИМС 155 КП 7, регистр номера канала и регистр приоритета — на ИМС 589 ИР 12, одновибратор — — на ИМС 155 АГ 1. Компаратор 24 может быть выполнен на серийных микросхемах, в частности схемы 41 — 43 сравнения — на ИМС 561 ИП 2 (фиг. 4).

Система работает следующим образом.

Первоначальный пуск системы и станков осуществляется оператором.

Процессор 32 (фиг. 3) ВМ 1, управляя через общую шину 36 и интерфейс 34 устройством 35 ввода, осуществляет ввод с этого устройства программ обработки изделий и размещает их в ЗУ 33.

Из ЗУ 33 процессор 32 выдает в интерполяторы 3 (фиг. 1) отдельные кадры программ. Интерполяторы осуществляют декодирование управляющей информации, содержащейся в кадре, и направляют сигналы унитарного кода в устройство 4 станочного управления. Связь интерполяторов 3 с ВМ 1 осуществляется через регистры 2. Таким образом, каждый интерполятор имеет буферную память, выполненную в виде регистра 2, для хранения одного кадра программы. Поэтому интерполятор без задержки может работать с двумя кадрами программы — текущим и очередным.

Запрос на очередной кадр программы формирует интерполятор 3 при отсутствии или окончании отработки текущего кадра, при этом содержимое регистра 2 перезаписывается в интерполятор 3 (с этого момента кадр программы, хранившийся в регистре 2, становится текущим), а сам запрос запоминается триггером 6 блока 5 формирования кода приоритета и с его выхода по линии 12 сигнал посылается в блок 10 выделения приоритета для организации им сообщения

ВМ 1 по первой линии 14 управления о требовании записи очередного кадра программы в регистр 2.

Очередной кадр программы должен быть записан в регистр 2 до окончания отработки интерполятором 3 текущего (предшествующего) кадра. Таким образом допустимое время ожидания реакции ВМ на запрос очередного кадра равно времени отработки кадра, хранившегося ранее в регистре 2, причем информация об этом времени заложена в самом кадре в виде коэффициента деления частоты тактирующего генератора интерполятора 3.

Для организации динамического распределения приоритетов при обслуживании стан ков в момент записи кадра в регистр 2 та часть кадра, в которой заложена информация о времени его отработки, в допол1236424

<и

„)

5 нительном коде записывается в счетчик 9 блока 5 формирования кода приоритета.

Состояние счетчика и определяет приоритет

Р; данного канала управления.

После окончания отработки текущего кадра и перезаписи в интерполятор 3 следующего кадра из регистра 2 установленный триггер 6 блока 5 через элемент И 8 подключает счетчик 9 к генератору 7 импульсов, имеющему частоту следования сигналов, соответствующую темпу реального процесса управления на данном станке.

Если происходит задержка обслуживания ВМ данного канала, то содержимое счетчика 9 наращивается импульсами с генератора 7 и процесс повышения приоритета (т.е. состояние счетчика) продолжается до тех пор, пока не будет получена информация из ВМ 1. При обслуживании канала BM 1 обновляет содержимое счетчика 9 соответственно времени отработки кадра, вводимого по шине 11 в регистр 2, и обнуляет триггер 6, снимая запро- на обслуживание данного канала.

Если задержка обслуживания канала близка к максимально допустимому времени ожидания реакции ВМ 1 на запрос очередного кадра, то в процессе повышения приоритета содержимое счетчика 9 наращивается до значения, в котором старший разряд счетчика становится равным единице.

Этот случай считается аварийным и должен приводить к немедленному прерыванию внутримашинной работы процессора 32 и обслу живанию данного канала.

Нормальный режим работы системы управления харатеризуется отсутствием подобного прерывания работы процессора.

Определение приоритетов каналов по состоянию счетчиков 9 с формированием триггерами 6 сигналов запроса очередного кадра дает возможность организовать сравнение приоритетов с выделением канала, имеющего наивысший приоритет, а также осуществлять (в аварийных ситуациях) прерывание работы процессора для срочного обслуживания каналов.

Процесс сравнения приоритетов осуществляется следующим образом.

При прохождении частоты с генератора

19 (фиг. 2) импульсов через элемент И 20 на счетный вход первого счетчика 21 осуществляется его пересчет. При этом код со статических выходов счетчика21, поступая на управляющие входы мультиплексоров 18, последовательно коммутирует на его выходах состояния счетчиков 9 всех блоков 5 формирования кода приоритета, подающиеся на мультиплексоры через соответствую,цие группы элементов И 17. т.е. на выходах мультиплексоров 18 последовательнс формируются значения приоритетов Рь Р,...,Р всех каналов. При этом для каналов, не требующих ввода очередного кадра (т.е. установивших триггер 6 блока 5), значение приоритета

Pj= О. Только после установки триггера 6 и появления сигнала на соответствующей линии 12 на выходах мультиплексоров коммутируется реальное состояние счетчика 9, т.е, реальное значение приоритета данного канала.

В процессе последовательного выделения приоритетов всех каналов на мультиплексорах 18 каждое текущее значение приоритета Pj по сигналу Е с элемента И 20 сравнивается компаратором 24 с кодом Р;, хранящимся в регистре 23 (в начальный момент сравнения код в регистре 23 имеет нулевое значение Р,*= О). При этом коды Pj u

Р* сравниваются схемами 41 — 43 сравнения (фиг. 4). При равенстве всех разрядов этих кодов компаратор выдает сигнал Р,"= Р; с элемента И 44. Если коды Р и Р; неравны, то сравнение кодов осугцествляется, начиная со страших их разрядов. Если старшие разряды кода Р»: меньше старших разрядов кода Р;, то компаратор сразу выдает сигнал Pf(Р; с элемента ИЛИ 46.

»

Если Р; )Р,; — сигналы с компаратора отсутствуют. В случае равенства Р; = Р; производится сравнение следующих (средних) разрядов этих кодов и, если Pcc> (Р;-р элемент И 45 выдает через элемент ИЛИ

46 сигнал Р*; Р; и т.д.

Появление сигнала P" (Р; на выходе компаратора 24 (фиг. 2) вызывает перезапись большего значения приоритета Р;, поступающего с мультиплексора 18, в регистр

23 приоритета, а в регистр 24 записывается соответствующее текущее состояние первого счетчика 21 (т.е. номер проверяемого канала) Второй счетчик 25 при этом обнуляется через первый элемент ИЛИ 26, начиная пересчет числа каналов с одинаковым приоритетом заново. В дальнейшем приоритеты Р; следующих каналов сравниваются

vive с новым значением кода Р,* в регистре 23.

Если компаратор 24 в результате сравнения выдает сигнал Р = Р;, то этим сигналом наращивается состояние второго счетчика 25. Таким образом осуществляется пересчет каналов, имеющих наивысший приоритет, равный коду, записанному в регистре 23.

Выходные данные с регистров 22 и 23 и счетчика 25 по шине 16 записываются в регистр 39 интерфейса 38 ВМ 1.

По окончании пересчета первого счет чика 21 (т.е. окончании сравнения приори тетов всех каналов) счетчик 21 выдает сиг нал со своего счетного выхода, который ус танавливает триггер 27 и поступает на элемент 28 задержки.

При этом потенциал с инверсного выхода триггера 27 запрегцает дальнейшее прохождение частоты с генератора 19 на счетчик 21, прерывая тем самым его пересчет.

Сигнал же с прямого выхода триггера 27 выхода готовности блока 10) по первой линии 14 управления поступает на первый

1236424

7 вход блока 37 (фиг. 3) приоритетного прерывания ВМ 1, информируя ВМ о завершении гроцесса сравнения приоритетов каналов, В этом случае процессор 32, обращаясь к регистру 39 интерфейса 38, получает для обработки данные о величине наивысшего приоритета, номере канала, имеющего этот приоритет, и количестве каналов с таким приоритетом.

ВМ 1 оценивает резерв времени на обслуживание канала по значению его приоритета и количеству каналов с этим приоритетом. При малом резерве времени ВМ 1 выдает очередной кадр программы указанному каналу, обнуляя при этом его триггер 6 и устанавливая новое соответствующее состояние счетчика 9. Затем ВМ 1 возвращается к программе внутримашинной работы. При дальнейших сравнениях приоритетов каналов приоритет этого канала имеет нулевое значение приоритета до новой установки триггера 6.

Сигнал со счетного выхода счетчика 21, задержанный элементом 28, поступает на первый вход второго элемента ИЛИ 29 и производит тем самым обнуление регистров

22 и 23, счетчиков 21 и 25 (через первый элемент ИЛИ 26) и триггера 27. Сигнал готовности и запрет прохождения частоты с генератора 9 на счетчик 21 снимаются. Блок

10 вновь производит процесс выделения максимального приоритета. При этом в сравнении приоритетов начинают участвовать и те каналы, у которых за это время установились триггеры 6.

Если в процессе наращивания приоритета в счетчиках 9 блоков 5 формирования приоритета содержимое какого-либо счетчика увеличивается до значения, в котором старший разряд счетчика становится равным единице, то при коммутировании состояние этого счетчика в процессе выделения приоритета мультиплексор 8 старшего разряда выдает сигнал аварийности.

Данный сигнал по второй линии 5 управления поступает на второй вход блока 37 приоритетного прерывания ВМ 1, производя немедленное прерывание работы процессора 32. А так как это значение приоритета также участвует в сравнении кодов компаратором 24, то при этом аналогично описанному в регистр 22 производится запись номера соответствующего канала и процессор 32, прервавший свою работу сигналом аварийности, приступает к немедленному обслуживанию данного канала.

Дальнейшее выделение приоритета в этом случае прекращается за счет подачи сигнала аварийности через инвертор 30 на элемент И 20. Так как прохождение частоты генератора 19 через элемент И 20 на счетчик

21 запрещается, то его состояние (номер канала) сохраняется и на выходах мультиплексоров 18 удерживается значение аварийного приоритета.

После обслуживания ВМ 1 аварийного канала триггер 6 его блока 5 сбрасывается и код, поступающий на входы мультиплексоров 18 с соответствующей группы элементов И 17, принимает нулевое значение, т.е. сигнал аварийности с мультиплексора старшего разряда снимается, разрешая пересчет счетчика 21. Но так как при этом по заднему фронту сигнала аварийности запускается одновибратор 31, обнуляя регистры

22 и 23, и счетчики 21 и 25, то пересчет начинается вновь с первого канала, обеспечивая тем самым выделение наибольшего приоритета с учетом ранее просмотренных каналов.

На временной диаграмме (фиг. 5) показан пример работы блока выделения приоритета для восьми каналов.

В зоне 1 диаграммы показано выделение наивысшего приоритета для случая, когда установлены триггеры 6 первого, второго третьего, етвертого, пятого. седьмого и восьмого каналов линии 12 каналов, а триггер 6 шестого канала це установлен, т.с. P(;= О.

Так как в начальный момент времени код в регистре 23 P,"= О, то уже по P ) P. компаратор 24 выдает сигнал Р;""(Р;, по кото рому обнуляется второй счетчик 25, в регистр

23 записывается код Р (т. е. Рф= Р ), а в регистр 22 — номер первого канала.

Далее в гроцсссе пересчета счетчика 21, так как Р. (Р, Р;;(Р, состояние счетчика 25 и регистров 22 и 23 не изменяется.

Затем с мультиплексоров 18 поступает код

Р == Р,"", и компаратор 24 выдает сигнал

Р, =- Р;, по которому увеличивается содержимое счетчика 25. По следующему коду с мультиплексоров Р,; вновь выдается сигнал Р, (Р;, обнуляя второй счетчик 25, т.е. начиная счет каналов с одинаковым приоритетом с нулевого состояния и записывая этот код Р; —, в регистр Р,+ = P.-, а в регистр 22 заносится номер пятого канала.

Далее сравнение приоритетов проводится аналогичным образом.

В результате проведения выделения приоритета в регистре 22 содержится номер пятого канала, в регистр. 23 — код его приоритета Р;, а в счетчике 25 — код, указывающий, что в системе имеется еше один канал с таким же приоритетом.

По импульсу со счетного выхода первого счетчика 21 устанавливается триггер 27, запрещающий дальнейший пересчет и информирующий ВМ 1 на первой линии 14 управления о завершении выделения приоритета.

ВМ 1 обслуживает этот канал, снимая сигнал с линии 12,;, т.е. в дальнейшем Р =О.

Спустя время t ., заданное элементом 28 задержки, на который подается импульс со счетного выхода счетчика 21, через элементы ИЛИ 29 и 26 производится обнуление регистров 22 и 23, счетчиков 21 и 25, и триггера 27.

123(>424

20

Ф ор.!1ул а изобретения

Процес" выделения приоритета Возобновляется (зона 11) . Причем рассмотрен случай, когда за промежуток 1.;.; устанавливается триггер б шестого канала (Р11= — — P-,). В результате второго выделения В регистре 23 записывается код Р6, в регистре 22 — номер шестого канала, а счетчик 25 указывает, что в системе имеется е!цс один канал с таким же приоритетом.

После обслуживания шестого канала сигнал с линии )2„снимается.

В "îíå 111 показан случай, когда код Рт достиг аварийного значения. Тогда при коммутации этого кода устанавливается сигнал аварийности по линии 15. Дальнейший пересчет счетчика 21 прекращается, и значение кода Р> удержквается на выходах мультиплексоров 18. Б регистре 22 записывается номер седьмого канала.

После обслуживания BM 1 седьмого канала сипыл 1 линии 12; снимается (30!!» "ч 1..,, т.е. Р;= 0. Снимается и сигна;1 аварийности.

При этом за)1уск»ется одновибратор 31, обнуляя счетчики 21 и 25 и регистры 22 и 23.

Процесс Вь>д(слепил приоритета на >инается сначала, т.(. Вновь сравниваются приоритеты первого восьмого каналов.

Таким образом, введение блока Выделения приоритета позволило выявлять наивысший приоритет, номер канала с эти.;! приорит(том и коли 1е(тво каналов, требу ющих обслуживание с т»ким же приоритстОм. ЭТО 13(T Воз",Ioæность снизить здтрdТЫ Vl » II! Hll! IO! О 13РСМЕНИ На ОП",)ОС ОЛОКОВ фОРмирования кода приоритета, времени Выявления максимальногo приоритета, 3 также времени о!>рсд(лепин резерва по обслуживаник>, т.с. резко увеличивается время, HOTopo(. можс! быть 0TI H даст возможн(нть рас>пирить сеть обслуживасмы:<

СТ3 I1K0i3.

1. Многоканальная cистема программно:.о управле!IHH (танках!и, содерж»щая Вьшисли тельнук) ма!Нину li !3 каждо"1 кан»ле управления блок фогмирования кода 1!риори-,) тета, реп)стр памяти, интерполятор и устрoIIство ста !п>ч ного у !1ра вл ения, и р и чс. и H liформ»ционньш выход Вычислительной машины соедHHc» в H»)<,!о канал управления с инфо()маци(>нны>! Входом 0.10ка форм и11>oBdкода приор кте k! H c инфор)1 3ПHokII!bl! i -0 входом ре! Истра II». !HTH, информационный

ВЫХОД КОТОРОГО С(>СДИНЕН С Инфо!)М l!IHÎHным входом интер!>олятора, первый выхо1 которого соединен с зходом устройства станочного управления, а второй выход — — c уl!C равляюц(им входом регистра памяти и с управляю>цим входом блока формирования кода HpHOpHTei». Отл!!чающаяся тем, что, с целью повыше))ия быс Гро !(йствия системы и сокращения числа программ, в нее Введен блок выделения приоритета, информационные и управляющие входы которого соединены в каждом канале управления сооТветственно с информационным и управляк)щим выходами блока формирования кода приоритета, а В первый и второй управляющие и информационный выходы соединены соответственно с первым и вторым управляющими и информационным входами выННс.1HTñëüíoH машины.

2. Система по и. 1. отличающаяся тем, что блок выделения приоритета содержит по количеству каналов группы элементов И, первые входы каждого разряда которых являются и;>формационными входами блока, вторые входы каждой группы элементов И объединены и являются управляющими вхо;13ми Г>лока, по количеству разрядов этих

rpy:!и э»e;IBHT0B Vi мультиплексоры, инфорI(II;Hok ныс входы которых соединены с выхода и и co0 B(.т(тв>> ющих ОазрядОВ каждой группы элсмептов И. генератор импульсов, элемент И, два счетчика, регистр номера капала, регистр приоритета, компаратор,. два элемента И.Г1И. тригг(р. элемент задержки, инвертор, одновибратор, Вход которого объЕДИ НЕН С ВХОДО vi Иl)ВЕРТО!)а И ВЫХОДОМ М чл Ьтиплексора старшего разряда, являющимся

BTop hIM "/пра Вл я!оц(им выходом блока, а Выход соединен с вторым в:<одом второго элеме!.Т3 И.1И, выход которого объединен с первым входом первого элемента ИЛИ и входами об!!y:и ния регистра номера канала, регистра;ц)иоритета, первого счетчика к триггера, а первый вход которого соединен с

Выходом элеме:1та задержки, вход которого соединен с входом установки триггера в единичное состоянис и с выходом переполне!!ия первого счетчика, информационный выход которого соединен с информационным входом регистра номера канала и упразляющими входами мультиплексоров, выходы которых соединены с информационным вхо-!

«Hl pci. истра приоритета и первым информа:iHuнным Входом компара10p», второй информационный вхо l которого соединен с информ»>иконным выходом регистра приоритета, первый BBlxu;; — со счетным входом второго счет(ика, а второй Выход -- с управляIoliIHм H 1;ходами регистра номера канала

H,)ЕГИСТП3 П!)ИОРИТЕТ3 И С 13ТОРЫМ ВХОДОМ первого элемента И,>1И, выход которого соеди.!сн с входом обнуления второго счетчика, Вы:<од ге;1ергтора импульсов соединен с первы;1 Входом элемента И, выход которого соединен сг счетным Bxo oì первого счетчик» и у .р»3,1>-þIHкм Входо к компаратора, третий ь <о,(— — с инвертором. а второй вход — - с инверсным выходом триггера, прямой Выход которого является первым управляющим выходом блока, информационные Выходы рс(истр!3 номера канала, регистра IipHopHI и второго счетчика явля!Отся Группа)!и 1!н(1)орм»пионнОГО Выхода блока.

1236424

puz /

1236424

J гьги2 i.

Яб/ХОГ .7,Ъ7Оi«eiima 4 Ю, 7пиори777орь каналами 1 .-8

1былоо мупыт и77лекоороФ 18 )

Бьиод Р! Р комкор ъ77оро

Л

Ь7,гоо74 =Р, омооролора

2i«

uiiu!7 14

;пр &.гой ри,eel 2;) г,гонулоны регос про122,2о, cruz 21eIie t ai«21

Iic5igneiiue

gmopozo

; иоо7 ики 25

Яиния 5 яг,гогу ой оийжю77и)

Я„уо 7 ог:7ноyudpamo a у

puz ь

Р!. к!!к! ор Л. L1IIIIIIкина

За I< I! 3088 49 линии 12 канал об

1-.4,а

1)ui7u!7 12 канало а

Линия 12 камола 6 линия 12 коноло 7

I енера77оо 1й ин77йлб соО

Г осгани гель В. KIIIIII, ов

Тмрс,! И Верее Корректор Г. Регнетник ! краж 836 Подписио(БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Рву!нская наб., д. 4/5

Филиал (1ПП «Патент», ".. Ужгород. у!г, Проектнан, 4