Устройство для контроля программируемых логических матриц
Изобретение относится к цифровой вычислительной технике и может быть использовано для проектирования вьгсрконадежных дискретных устройств.Цель изобретения - повьппение быстродействия устройства; Цель достигается тем, что в устройство, содержащее группу дешифраторов, введены группа элементов ИЛИ, коммутатор, элемент И. 1 з.п. ф-лы, 5 ил. IND со О) 00 о
СОЮЗ СяжТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУбЛИН
„„SU„„1236486
А1 (51)4 G 06 F 11/26
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ASTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТНРЫТИЙ (21) 3654176/24-24 (22) 11. 10. 83 (46) 07.06.86. Бал. И 21 (71) Институт проблем моделирования в энергетике АН УССР (72) В.А.Гуляев и Л.И.Бабич (53) 68 1.3(088.8) (56) Основы технической диагностики.
/Под ред. П.П.Пархоменко, М.: Энергия, 1976, с. 464..
11-th international Symposiym on
Fault Tolerant Computing, June, 24-26, 1981, р. 44-46. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПРОГРАММИРУЕИБХ ЛОГИЧЕСКИХ МАТРИЦ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано для проектирования высоконадежных дискретных устройств. Цель изобретения — повышение быстродейСтвия.устройства. Цель достигается тем, что в устройство, содержащее группу . дешифраторов, введены группа элементов ИЛИ, коммутатор, элемент И. 1 s.n. ф-лы, 5 ил.
12364
Изобретение относится к цифровой вычислительной технике, в частности к вычислительным устройствам, содержащим некоторые вспомогательные элементы для обнаружения и определения 5 местоположения неисправных элементов путем выполнения вычислительной операции с заранее известным результатом, и может быть использовано для проектирования высоконадежных дискретных устройств, а именно быстродействующих устройств управления, которые могут быть использованы в любых областях народного хозяйства.
Целью изобретения является повыше- 15 ние быстродействия.
На фиг. 1 приведена функциональная схема устройства, на фиг. 2 — схема коммутатора, на фиг. 3-5 - таблицы тест-наборов Т1, Т2, ТЗ.
Устройство содержит вход 1 задания теста, группу 2 дешифраторов, группу 3 элементов ИЛИ, вход 4 разрешения контроля четных шин строк, вход 5 разрешения контроля нечетных пан строк, матрица 6 элементов И, шины 7 строк матриц элементов И, шины 8 столбцов матрицы элементов И, первая дополнительная шина 9, место 10 соединения шин строк и шин столбцов невыплавленными плавкими связями, вторая дополнительная шина 11, элемент И 12, контрольный выход 13,, тактовый вход 14 устройства, счетчик 15, коммутатор 16, управляющий вход 17, З5 матрица 38 элемента ИЛИ, шины 19 столбцов матрицы элементов ИЛИ, шины 20 строк матрицы элементов ИЛИ, выход 21 дополнительной шины матрицы элементов И3%, элементы ИЛИ 22, эле- 40 менты И 23.
Устройство работает следующим образом.
В рабочем режиме на вход 17 подается сигнал, соответствующий значению логической единицы, который переключает коммутатор 16 в режим прямой передачи информации с входа на выход.
На вход 4 и на вход 5 подаются сигналы, соответствующие значению логичес- 50 кого нуля, за счет чего сигналы на выходах блока 3 повторяют значения сигналов на его входах. Устройство работает в следующей последовательности. На вход 1 подаются значения вход- 55 ных переменных х, дешифраторы входных сигналов 2 (1)-2(п) формируют прямые н инверсные значения сигналов входных
86 2 переменных (х и х соответственно).
Прямые и инверсные значения сигналов входных переменных х поступают на 2п входов блока 3. Так как на входы разрешения контроля поданы сигналы, соответствующие логическому нулю, то прямые и инверсные значения сигналов входных перемеHHblx х без изменения поступают на выходы блока 3 и далее на шины 7, матрица 6 формирует m коньюктивных термов от прямых и инверсных значений входных переменных х, соответствующие шины 7 которых имеют невыплавленные плавкие связи.10 в точках пересечения с шинами столбцов матрицы 6. Значения полученных термов с шин 8 поступают íà j -е входы коммутатора 16. Так как на вход 17 подано значение сигнала, соответствующего логической единице, то значение термов, полученные в матрице 6, без изменений проходят на выходы коммутатора 16 и поступают на шины матри-. цы 18, которая формирует на выходах 20 функции„представляющие собой дизьюнкции тех коньюктивных термов, шины 19 которых имеют невыплавленные плавкие связи 10 в точках пересечения с выходными шинами 20, т. е. устройство реализует систему булевых функций, состоящую из f функций, каждая из которых вычисляется в соответствии с формулой
F = V(h x ) °
1х м:1 где F; — i-я выходная функция из системы булевых функций, реализуемой предлагаемым устройством, номер функции в системе булевых функций, реализуемой предлагаемым устройством, (i=1,2,...,f), f — число функций в системе булевых функций, равное числу выходов матрицы 18, Ъ
x — парафазное значение к-й входной переменной, к — номер переменной х в коньюктивном терме, к = 1,2,...,n; п — число входных переменных х, равное количеству входов 1 устройства; номер коньюктивного терма, входящего в F; функцию, m — максимальное число коньюктивных терман, дизьюнкция которых составляет функцию F;, m равно количеству вертикальных шин 8 матрицы 6.
123
В тестовом режиме обнаружение неисправностей основного и дополнитель«ого оборудования выполняется в следующей последовательности. Сначала подаем тест-набор Т1 (фиг..3), х = 5 е входные переменные (i= 1,2,...,n) подаются на i-e входы 1 (i=i 2,...,n) входная переменная Y — на вход 5, входная переменная Y — на вход 4, входная переменная Y — на вход 17, входная переменная 1 — на вход 14.
После подачи теста А1 из тест-набора Ò1 на всех шинах 7, если они исправны, устанавливается уровень напряжения, соответствующий значению 5 логической " 1" и, соответственно, на выходе элемента И 12 — также логическая 1". Если хотя бы одна шина 7 имеет неисправность типа const 0 то значение сигнала на выходе элемен-20 та И 12 соответствует логическому "0".
В результате подачи теста А2 из тест набора Т1, если шины 7 исправны, на нечетных шинах 7 устанавливается значение логической " 1", а на четных — значение логического "0" и на выходе элемента И 12 — значение логи— ческого "0". Значение сигнала на выходе элемента И 12, соответствующего логической "1", обнаруживает кратную 30 неисправность типа "четные шины 7 имеют неисправности const "1".
При подаче теста А3 из тест-набора Т1, если шины 7 исправны, на них устанавливается значение логической
" 1" и на выходе элемента И 12 — также логической " 1". В случае наличия одиночной либо кратной неисправности типа const "0" шин 7 на выходе эле-, мента И 12 устанавливается значение 40 логического "0". .При подаче теста А4 из тест-набо-. ра Т1, если шины 7 исправны, на них устанавливается значение логической
"1" и »а выходе элемента И 12 — так- 45 же логическая "1". В случае наличия одиночной либо кратной неисправности типа const "0" шин 7 на выходе элемента И 12 устанавливается значение логического "0".
При подаче теста А5 из тест-набора Ti если шины 7 исправны, на нечетных шинах устанавливается значение логического 1 0, а на четных— значение логической "1" и на выходе элемента И 12 — значение сигнала, соответствующего логическому "0". Значение сигнала на выходе элемента И 12
6486 4 соответствующее логической "1", указывает на наличие кратной неисправности типа "все нечетные шины 7 имеют неисправности const "1".
При подаче теста А6 из тест-набора Т1, если шины 7 исправны, на них устанавливается значение логической
"1" и на выходе элемента И 12 — также логическая "!". Если одна или несколько шин 7 имеют неисправность ти-. па const "0", на выходе элемента И 12 устанавливается значение логического "0".
Таким образом, на контрольном выходе 13 (выходе элемента И 12) при подаче тест-набора Т1 обнаруживаются все неисправности типа const "0", неисправность "четные шины 7 имеют неисправность типа const "1", неисправность "нечетные шины 7 имеют неисправность типа const "1", другие неисправности типа const "1" обнаруживаются на тест-наборе ТЗ.
Для работы устройства в матрицу
И 6 должны быть введены две дополнительные шины столбцов, так как в одной шине нельзя оставлять невыправленными плавкие связи одновременно в i и в (i+1)-й шинах 7 (i=1 3,5, 7...): в каждом коньюктаре шины 7матрицы И состояние плавких перемычек может быть одним из трех — перемычка i расплавлена, перемычка (i+1) расплавлена, перемычки i и (i+1} расплавлены. В матрице 18 ИЛИ ограничений на состояние плавких перемычек в одной шине нет.
Для наглядности возьмем программируемую логическую матрицу небольших размеров: с числом входов n=5, термов m=8, выходов К = 2.
Подача на шины 19 матрицы 18 ИЛИ тест-.набора Т2 (фиг. 4) заявки организуется путем переключения счетчика 15 последовательно в состояния, соответствующие двоичному значению чисел 1-8 и организацией связей между элементами ИЛИ 22 и элементами И 23 в коммутаторе 16 (фиг. 3, "0") .
Организация связей между элементами ИЛИ 22 и элементами И 23 выполняется в соответствии с формулой
N, =2 К+
P где N; — номера элементов И группы, входы которых соединены с выходом.д-го элемента ИЛИ группы, P
2 К вЂ” количество элементов И группы, подключенных к выходу i-ro!
23648б элемента ИЛИ группы, р = 0,1,2,..., (х-1) (где r — разрядность счетчика 15), для i = 1,2, р = О, для
3,4, р = 1 и т.д., для i = (2r-1), (2r), р = (r-1)", к = 2E, Х = 1,2, III
°, -- -- для четных элементов i группы ИЛИ, к = 2f+1 f = 0,1,2,..., III !0 (-- — 1) — для нечетных элементов
2 группы ИЛИ, t — относительный номер элемента И группы в расчетной группе К; t = O,i,2,..., (2 — 1) для р = О, t =О, для р = 1, t = О, !5 для р = 2, t = 0,1,2,3 и т.д.).
При подаче тест-набора 72 на выходе 21 при исправном счетчике 15 получается последовательность иэ m сигналов, соответствующих значению 20 логической " !". В случае наличия неисправности типа const "0" какого-либо разряда счетчика 15 в этой выходной последовательности появляются сигналы, соответствующие логическо- 25 му 11011
При подаче тест-набора 72 в случае отсутствия в счетчике 15 неисправностей типа const "О" на выходе 21 наблюдают последовательность из восьми 30 единиц: 1 i 1 1 1 1 i 1. При наличии неисправности типа const "011 первого выхода счетчика 15 (прямой выход первого разряда) на выходе 21 наблюдают последовательность: 0 1 0 1 О 1 О 1, 35 при наличии неисправности типа const
"0" второго выхода счетчика 15 (ин— версный выход триггера первого разряда) на выходе 21 наблюдают последовательность: 1 0 1 О 1 О 1 0; при Ю аналогичной неисправности третьего выхода счетчика — последовательность:
1 О О 1 0 О 1; при аналогичной неисправности четвертого выхода счетчика — последовагельность: 01 1 О О 1 1 О 5 при аналогичной неисправности пятого выхода счетчика — последова.— тельность; 1 1 0 0 О О 1, при аналогичной неисправности шестого выхода счетчика — последовательность: 50
0001 l 1.10.
Таким образом, при подаче -.åñòнабора Т2 на выходе 21 обнаруживаются все неисправности счетчика 15 типа const "О", неисправности типа
const "1" обнаруживаются на выходах 20 устройства.
Пусть данное контролепригодное программируемое логическое устройство в рабочем режиме реализует систему булевых функций
=х х.; ххх чхxx хх тххх,, f ххх vxxx чхх„vxxv
2 1
Vx,х х
Если в устройстве отсутствуют неисправности, то при тестировании его универсальным тест-набором наблюдают следующие последовательности значений сигналов на выходах устройства.
На выходе 13: при подаче Т1 наблюдают последовательность 101101, при подаче 72 — последовательность 111111111, при подаче ТЗ вЂ” последовательность из 80 нулей (для каждого теста В из тест-набора Т2 подается 1 весь тест-набор 73 — 10 тестов) .
На выходах 20 (1) . при подаче Т! наблюдают последовательность 111000, при подаче Т2 - последовательность
116101!0 при подаче ТЗ для В, из
Т2 (обозначим ТЗ В ) — последовательность 0101011111,. при подаче
ТЗ В вЂ” последовательность 0111100111 при подаче 73 Б — 0000000000, при подаче ТЗ Б — последовательность
0110111110; при подаче ТЗ В 000000000О1 при подаче ТЗ Б
1 1110 11110; при подаче ТЗ ° В
0;101110i1Д. при подаче 73 В
0000000000.
На выходах 20 (2). при подаче Т1 наблюдаем последовательность 111101, при подаче Т2 — 10 101101, при подаче ТЗ ° В, — 0101011111, при подаче 73  — 0000000000; при подаче
ТЗ В вЂ” 1001111101, при подаче ТЗ В
00O0000000, при подаче ТЗ Б !
111010111; при подаче Ò3 Б 111101111Î, при подаче ТЗ В
0000000000, при подаче ТЗ В
10111!Оl10.
На выходе 21: при подаче Т l
1111101", при подаче теста Т2
11 111111, при подаче ТЗ В, 0101011111, при подаче ТЗ Б
011! !00111; при подаче 73 В з
1001111101; при подаче ТЗ В4.
Oli01i11I0, при подаче 73 В
11 10 10111; при подаче ТЗ Вд
1111011110, при подаче ТЗ В7—
О!10111011; при подаче ТЗ Б
1011110110.!
236486
Списки нулей и единиц дают следующую информацию: на тест-наборе Т2 таблицу связей матрицы 18 ИЛИ (единица в списке указывает на наличие невыплавленной плавкой связи 10) на тест-наборе ТЗ вЂ” таблицы связей матриц И 6 и ИЛИ 18 (если при подаче
ТЗ В в списке все нули, то связь
I .в матрице 18 ИЛИ в точке пересечения !0
i-й вертикальной шины 19 матрицы ИЛИ с рассматриваемой выходной шиной 20 (j) отсутствует, если список состоит из нулей и единиц, то такая связь имеется, а в матрице 6 и на j, — é вертикальной шине 8 матрицы И невыплавленные плавкие связи 10 имеются в точточках пересечения с промежуточным горизонтальными шинами 7, номера которых соответствуют номерам нулей в списке.
Рассмотрим списки на выходе 20(1) .
На наборе Т2 единицы указывают на наличие невыплавленных плавких свя25 зей 10 в матрице 18 ИЛИ в точках пересечения выходной горизонтальной шины 20 (1) с первой, второй, четвертой, шестой и седьмой вертикальными шинами 19 матрицы ИЛИ. При подаче ТЗ В, ТЗ.В и ТЗ ° В8 — в списках на выходе 20 (1) все нули, следовательно, в матрице 18 ИЛИ невыплавленных плавких связей 10 нет в точках пересечения первой шиной 20 (1) с третьей, пятой и восьмой вертикальны-З5 ми шинами 19 матрицы ИЛИ, т.е. есть такие связи в точках пересечения первой шиной 20 (1) с первой, второй, четвертой, шестой и седьмой вертикальными шинами 19 матрицы (термы 40 функции f системы булевых функций (1) реализованы на первой, второй, четвертой, шестой и седьмой вертикальных шинах 8 матрицы И) — информация совпадает с полученной на тест †на- 45 ре Т2 и описанному выше. Наличие нулей в списках при подаче T3 В,, ТЗ В, г
ТЗ В4, ТЗ В, ХЗ ° В указывает на на. личие невыплавленных плавких связей 10 в матрице 6 И соответственно первой, второй, четвертой, шестой и седьмой вертикальных шинах 8 матрицы И. Например, при подаче T3 В, список.на выходе 20 (1) имеет вид
0101011111. Это означает, что на пер-55 вой вертикальной шине 8 матрицы И невыклавленные клавкие связи, 10 имеются в точках пересечения с первой, третьей и пятой шинами 7; при подаче
Т3 В список имеет вид: 0111100111.
Это означает, что на второй вертикальной шине 8 матрицы И имеются невыплавленные плавкие связи 10 в точках пересечения с первой, шестой и седьмой шинами 7.
Рассмотрим как меняются списки при наличии неисправностей в устройстве.
Допустим в результате тестирования получены следующие списки на выходах устройства.
На первом дополнительном выходе 13: при Т1 — 000000, при Т2 — 00000000, при ТЗ вЂ” 80 нулей.
На выходе 20 (1): при Т1 — 111000, при Т2 — 00000100, Т3 В, — 0000000OOO, кри ТЗ В 000000000, при Т3 В
000000000, при ТЗ В4 — 0000000000, при T3 °  — 0000000000, при ТЗ В
111!011110, при ТЗ В вЂ” 0000000000, при Т3 В 0000000000.
На выходе 20 (2): при Òi — 11!101, при Т2 — 00101101, при ТЗ В
0000000000, при Т3 В г — 0000000000, при ТЗ В . — 1001111101, при ТЗ В вЂ”
0000000000, при ТЗ В вЂ” 1111010111 при ТЗ °  — 1111011110, при ТЗ В
0000000000, при ТЗ Вя — 1011110110.
На выходе 2t: 111!01 — при подаче Т1, при Т2 — 00101tOt, при ТЗ В!
0000000000, при ТЗ В.г — 0000000000, при ТЗ В вЂ” 100111! 10 t при T3 В4
0000000000, при ТЗ В вЂ” 1111019111, при ТЗ ° В6 — 1111011110, при ТЗ В
0000000000, при Т3  — 10111101 l0.
Сравнение списков на выходах исправного и неисправного устройств позволяет сделать следующие выводы.
Одновременное изменение 1 и О в списках выхода 13 на тест-наборах Т1 и Т2, в списках выхода 20 (1) на тест-наборах Т2, Т3 В,, ТЗ В, Т3 В4, ТЗ В7, в списках выхода 20 (2) на тест-наборах Т2, ТЗ В, в списках выхода 21 на тест-наборах Т2, ТЗ ° В, ТЗ В, ТЗ В, ТЗ В свидетельствует о наличии в устройстве неисправности тика const "0" связанной с первой, второй, четвертой, седьмой вертикальными шинами 19 матрицы ИЛИ и одновременно влияющей на выход 13. Такой неисправностью может быть только неисправность типа const "О" первой шины 7, так как только первая шина 7 связана и с выходом 13, и с первой, второй, четвертой, седьмой вертикаль1236486 ными шинами 9 матрицы ИЛИ (через коммутатор 16) .
Второй внешний дополнительный вход 5, элемент 3 (1) ИЛИ, дешифратор 2 (1) входных сигналов и первый основной вход устройства через первую шину 7 также связаны с выходом 13 и с 1, 2, 4, 7-й вертикальными шинами 19 матрицы ИЛИ. Но неисправность 10 типа const "О" любого из перечисленного оборудования дала бы другие списки. Так, неисправность типа const "О" входа 5 на первом тесте из тест-набора Т1 дала бы логический "О" на выходе 20 (2), а в нашем случае в списке выхода 20 (2) при подаче тесь боара Т1 на первом месте стоит логическая "1". Неисправность const "О" входов-выхода группы 3 элементов ИЛИ 20 (1), входа-выхода дешифратора 2 (1) входных сигналов, первого основного входа устройства на выходе 13 в списках тест-набора Т1 уже на первом тесте из Т1 дала бы 1, а не О, как в 25 нашем случае.
Затем подачей сигналов, соответствующих логической единицы на вход 14, устанавливают на шинах 19 столбцов значения сигналов соответствующие 30 тесту В1 из тест-набора Т2 (фиг. 4) и подают все 2п тестов тест-набора ТЗ (фиг. 5).
Затем подачей сигналов, соответствующих логической единице на вход 14,З5 устанавливают на шинах 19 столбцов значения сигналов, соответствующие тесту В2 из тест-набора Т2 и подают все 2п тестов тест-набора ТЗ, затем устанавливают на шинах 19 столбцов 40 значения сигналов, соответствующие тесту ВЗ иэ тест-набора Т2 и подают все 2п тестов иэ тест-набора ТЗ и т.д. Наблюдая реакции на 2пш тестов обнаруживают неисправности матрицы 6 на первом контрольном выходе 13, а неисправности матрицы 18 — на втором контрольном выходе 21 и на основных выходах логической матрицы, так как в тест-наборе Т2 только одна Ь, -я переменная (i 1,2,...m), подаваемая на соответствующую шину 19i (i-=1,2,...,m) столбцов, имеет значение, соответствующее логической единице, ледовательно, только одна шина 19 55 возбуждена. Входные переменные Х; (i.-"1,2,...,m) подаются на входы 1, входная переменная У подается на вход 5, входная переменная У подае ся на вход 4, переменная С, (i=1,2, ...,2п) получается на выходе группы 3 элементов ИЛИ и подается на
j-ю шину 7 (j=1,2,..., 2n) (фиг. 5).
Тест-последовательность логического устройства не зависит от реализуемой в рабочем режиме системы булевых функций, длина тест-последовательности зависит только от величины ш и и, т.е. от количества шин столбцов матрицы 8 и количества входов 1 соответственно и определяется по формуле
8т 8т + 8 + 8т1 8т 6 + ш+ т т т1 т
+ 2n m, где S — длина тест-последовательност ти логического устройства, S — количество тестов в тестт, наборе Т1, S — количество тестов в тестт. наборе Т2, S, — количество тестов в тестт;1 наборе Т3;
m — количество вертикальных шин 8, и — количество входов 1.
Формула изобретения
1. Устройство для контроля программируемых логических матриц, содержащее группу дешифраторов, входы которых являются входами задания теста устройства, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия, в него введены счетчик, группы элементов ИЛИ, коммутатор, элемент И, причем первые
BbD:gpbl дешифраторов группы соединены с первыми входами нечетных элементов ИЛИ группы, вторые входы которых соединены с входом разрешения контро.ля нечетных шин строк контролируемой логической матрицы, вторые выходы дешифраторов группы соединень,с первыми входами четных элементов ИЛИ группы> вторые входы которых соединены с входом разрешения контроля четных шин строк контролируемой логической матрицы, выходы элементов ИЛИ группы подключены к шинам строк контролируемой логической матрицы, счетный вход счетчика соединен с тактовым входом устройства, группа выходов счетчика соединена с первой группой информационных входов коммутатора, управляющий вход которого является!
236486
12
t входом разрешения устройства, вторая группа информационных входов коммутатора соединена с первого по и выходами шин столбцов контролируемой логической матрицы (п+1) и (n+2) выходы . шин столбцов контролируемой логической матрицы соединены с входами элемента И, выход которого является контрольным выходом устройства, выхо- 10 ды коммутатора подключены к шинам столбцов контролируемой логической матрицы.
2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что для m = 8, 15 где ш — число вертикальных шин матрицы, коммутатор содержит группу элементов И и группу элементов ИЛИ, причем управляющий вход коммутатора соединен с первыми входами элементов 20
ИЛИ группы, вторые входы которых соединены с соответствующими входами первой группы информационных входов коммутатора, выход первого элемента ИЛИ группы соединен с первыми вхо— дами первого; второго, третьего и четвертого элементов И группы, выход второго элемента ИЛИ группы соединен с первыми входами пятого, шестого, седьмого и восьмого элементов И группы, выход третьего элемента ИЛИ группы соединен с вторыми входами второго, четвертого, пятого и седьмого элементов И группы, выход четвертого элемента ИЛИ группы соединен с вторыми входами первого, третьего, шестого и восьмого элементов И группы, выход пятого элемента ИЛИ группы соединен с третьими входами третьего, четвертого, шестого и восьмого элементов И группы, выход шестого элемента ИЛИ группы соединен с третьими входами первого, второго, пятого и восьмого элементов И группы, четвертые входы элементов И группы соединены с соответствующими входами второй группы информационных входов коммутатора, выходы элементos И группы являются выходами коммутатора.
1236486
1236486
TEcm ииБ(ф 72
Составитель С.СтРемин
Техред M.Ходанич Корректор В.Бутяга
Редактор Г.Волкова.Тираж 671 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Заказ 3092/52
Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4
