Устройство для сопряжения источника и приемника информации

 

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства буферной памяти. Целью изобретения является сокращение аппаратурных затрат и повышение быстродействия. Устройство содержит блок памяти, триггер, элемент НЕ, дешифратор, элемент задержки, счетчик, элемент ИЛИ. Повышение быстродействия обеспечивается за счет возможности перераспределения рабочего цикла абонента. 1 ил. tc 00 О 4ib СО

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1236491 (1) 4 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОмъ СВКДЕТЕЛьСТВУ

ЗЩу ,9

+kiiggg

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3817111/24-24 (22) 27. 11. 84 (46) 07.06.86. Бюл. У 21 (72} С. С. Игнатьев, В. А. Ионова, В. А. Бураков, и Е.М. Крылова (53) 681.325(088.8) . (56) Авторское свидетельство СССР

75232 1, кл. G 06 F 3/04, 1979.

Авторское свидетельство СССР

Р 1019428, кл. Gл 06 F 3/04, 1982. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве устройства буферной памяти. Целью изобретения является сокращение аппаратурных затрат и повышение быстродействия. Устройство содержит блок памяти, триггер, элемент

НЕ, дешифратор, элемент задержки, счетчик, элемент ИЛИ. Повышение быстродействия обеспечивается эа счет возможности перераспределения рабочего цикла абонента. 1 ил.

91 2 вход 15 приходит второй импульс записи. Счетчик 6 модифицирует (увеличивает на едяницу) второй адрес, по которому происходит запись второго информационного слова и т.д.

После записи в блок 1 массива информационных слов на дешифраторе 4 вырабатывается сигнал, который устанавливает триггер 2 s "t", а счетчик

6 — в "0". На выходе 13 появляется „ низкий уровень, говорящий о том, что

"Память занята", а на выходе t4 устройства появляется "Разрешение, говорящее о том, что абоненту можно обращаться к устройству за информацией.

С инверсного выхода триггера 2 низкий уровень поступает на вход 10 блока 1, переключая его из режима Запись на режим Считывание

После этого ЗВИ блокирует вьдачу информационных слов и импульсов записи в устройство, а абонент вьдает в устройство импульсы считывания. Первый импульс считывания с входа 16 через элемент ИЛИ 7 поступает на счетный вход счетчика 6, устанавливая первый адрес, и на элемент 5 задержки.

После установки первого адреса первый импульс считывания с выхода элемента задержки через элемент HE 3 поступает на вход 11 блока 1 памяти, снимает с его выхода третье состояние и вьдает первое информационное слово через выход 9. После того, как весь массив информационных слов вьдаи в абонент, на дешифраторе 4 вырабатывается импульс, который устанавливает счетчик 6 и триггер 2 в "0". После этого весь цикл работы повторяется вновь

12364

Изобретение относится к вычислительной технике, в частности к устройствам для сопряжения источника и приемника информации, и может бьггь использовано в качестве устройства буферной памяти.

Целью изобретения является сокращение аппаратурных затрат и повышение

I быстродействия устройства.

На чертеже представлена функцио10 нальная схема предлагаемого устройства.

Устройство содержит блок 1 памяти, триггер 2, элемент НЕ 3, дешифратор 4, элемент 5 задержки, счетчик 6, элемент ИЛИ 7, информационные вход 8 и !5 выход 9 устройства, вход 1О управления режимом записи-чтения, вход 11 синхронизации обращения и адресный вход 12 блока 1 памяти, выход 13 сиг нала разрешения записи, выход 14 сигнала разрешения чтения, входы 15 и 16 синхронизации записи и чтения устройства.

Устройство работает следующим образом, В исходном состоянии триггер 2 и счетчик 6 находятся в нулевом состоянии, выход блока 1 находится в третьем состоянии, т.е. отключен от абонента (приемника), на вход 10 блока

1 с инверсного выхода триггера 2 подается высокий уровень, который настраивает блок 1 на прием информации, т.е. На режим "Запись".

ЭВИ (источник) по состоянию выхо- 35 да 13 устройства определяет, что устройство готово к приему информационных слов и вьдает первое информационное слово через вход 8 на вход данных блока 40

После этого на вход 15 поступает первый импульс записи.

Импульсы считывания на входе 16

Таким образом, предложенное устройство по сравнению с известным обеСпечивает повышение быстродействия за счет возможности перераспределения рабочего цикла абонента и сокращения потерь рабочего времени абонента на ожидание обмена при меньших затратах оборудования.

Формул а иэ об ре те ни я

Устройство для сопряжения источника и приемника информации, содержащее блок памяти, информационный вход и выход которого подключены соответственно к информационному выходу источника информации и входу приемника информации, триггер, элемент задержки отсутствуют, так как отсутствует

"Разрешение" на выходе 14 устройства. 45

Поэтому первый импульс записи с входа

15 устройства поступает через элемент

ИЛИ 7 на элемент 5 задержки и на счетчый вход счетчика б, формируя на адресном входе 12 блока 1 первый адрес. 50

После этого первый импульс записи, задержанный на элементе 5 задержки, через элемент НЕ 3 поступает на вход

11, производя тем самым запись первого информационного слова в-первый ад- 55 рес блока 1.

После этого на вход 8 поступает второе информационное слово, а на

Составитель В. Вертлиб

Техред N.Õîäàíè÷

Редактор Г. Волкова

Корректор В.Бутяга

Заказ 3092/52 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з. 123 и счетчик, выходом соединенный с входом дешифратора, о т л и ч а ю щ е ес я тем, что, с целью сокращения аппаратурных затрат устройства, в него введены элемент НЕ и элемент ИЛИ, при- чем счетный вход триггера и вход сброса счетчика соединены с выходом.дешифратора, прямой выход триггера подключен к входу сигнала разрешения чтения приемника информации, а инверсный 10 выход триггера подключен к входу сигнала разрешения записи источника инI

6491 4 формации и соединен с входом управления режимом записи-чтения блока памяти, вход синхронизации обращения корого соединен через элемент НЕ с выходом элемента задержки, а адресный вход — с выходом счетчика, счетным входом подключенного к входу элемента задержки и выходу элемента ИЛИ, первый и второй входы которого подключены соответственно к выходам синхронизации записи и чтения источника и приемника информации.