Частотно-фазовый детектор

 

Изобретение относится к технике связи и может быть использовано в системах фазовой автоматической подстройки частоты (АПЧ) тракта формирования опорного когерентного сигнала демодулятора однократной фазовой телеграфии . Цель изобретения - повышение точности при работе с сигналами однократной фазовой телеграфии, достигается путем устранения ошибок, возникающих в известных устройствах при изменении фазы скачком на 180. Устройство содержит инвертор 4,В - триггеры 6, 7 и 8, элементы ИЛИ 9, И-НЕ 10, источники 11 и 12 тока, интегратор 13. Для достижения поставленной цели в него введены двусторонние ограничители 1 и 2, триггер Шмитта 3, RS -триггер 5. Устройство обеспечивает достоверность приема информации , снижение требований к диапазону перестройки управляемого гетеродина , а также снижение себестоимости и уменьшение трудоемкости технологических операций настройки системы фазой АПЧ. 2 ил. Q СО BiiixoS GO ОО

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

К АВТОРСКОМУ СВИДЕТЕЛЬС ГВУ

Лербье

ФхЫ

Brnu хо

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

R0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 3752383/24-21 (22) 13.06;84 (46) 15.06.86. Бюл. У 22 (72) А.З. Правдолюбов (53) 621.376(088.8) (56) Авторское свидетельство СССР

В 936375, кл. H 03 D 13/00, 23.10.80.

Авторское свидетельство СССР

9 995302, кл. Н 03 К 5/22, 01 ° 01.81. (54) ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР (57) Изобретение относится к технике связи и может быть использовано в системах фазовой автоматической подстройки частоты (АПЧ) тракта формирования опорного когерентного сигнала демодулятора однократной фазовой телеграфии. Цель изобретения — повышение точности при работе с сигналами

„„яо„„извет А1 (д1) 1. Н 03 В 13/00 однократной фазовой телеграфии, достигается путем устранения ошибок, возникающих в известных устройствах при изменении фазы скачком на 180

Устройство содержит инвертор 4, D —триггеры 6, 7 и 8, элементы ИЛИ 9, И-HE 10, источники 11 и 12 тока„ интегратор 13. Для достижения поставленной цели в него введены двусторонние ограничители 1 и 2, триггер Шмитта 3, RS -триггер 5. Устройство обеспечивает достоверность приема информации, снижение требований к диапазону перестройки управляемого гетеродина, а также снижение себестоимости и уменьшение трудоемкости технологических операций настройки системы фазой АПЧ. 2 ил.

I 12381

Изобретение относится к.технике связи и может быть использовано в системах фазовой автоподстройки частоты (ФАПЧ) тракта формирования опорного когерентного сигнала,Демодулятора однократной фазовой телеграфии.

Цель изобретения — повышение точности при работе с сигналами однократной фазовой телеграфии за счет устранения ошибок, возникающих в известных устройствах.при изменении фазы

О скачком на 180

На фиг. 1 показана функциональная схема устройства; на фиг. 2 — временные диаграммы. 15

Детектор содержит первый и второй двусторонние ограничители I и 2, триггер 3 Шмитта, инвертор 4, RS -триггер 5, первый, второй и третий 0 триггеры 6-8, элемент ИЛИ 9, элемент

И-HE 10 первый и второй источники

1 и 12 тока, интегратор 13.

Входы первого и второгс двусторонних амплитудных ограничителей 1 и 2 являются входами устройства. Выход первого ограничителя 1 соединен с входом триггера 3, а выход второго ограничителя 2 соединен непосредственно и через инвертор 4 с « -входом и 5 -входом соответственно Р,S --"г"ригЗО гера 5, Выход триггера Шмитта 3 и прямой и инверсный выходы ««Ъ -триггера 5 соединены соответственно с

С-выходами первого, второго и третьего D -триггеров 6, 7 и 8, D -- вх.оды которых объединены и подключены к источнику логической единицы. Выходы второго и третьего D --триггеров

7 и 8 подключены к входам элемента

ИЛИ 9. Выход первого D --триггера 6

/f соединен с первым входом элемента

И-НЕ 10 и управляющим входом источника 11, Выход элемента ИЛИ 9 соединен с управляющим входом источника 12 и вторым входом элемента И-НЕ 10,,«Я выход которого подключен к К -входам

D-триггеров 6, 7 и 8. Выходы источников 11 и 12 соединены с входом интегратора 13, выход которого является выходом устройства.

Устройство работает следующим образом.

На первый и второй входы устройства поступают два сигнала произ:вольной формы, причем частота сигнала, поступающего на первый вход, должна быть в два раза больше частоты сигнала, поступающего на второй вход (фиг. 2а,S) Амплитуды сигналов долж97 2 ны быть не меньше порогов срабатывания триггера Шмитта 3 и примененных

В устройстве цифровых узлов. Ампли-. тудные ограничители 1 и 2 превращают поступившие с:игналы в последовательность трапецеидальных импульсов (фиг„ 2 6,; ). Триггер Шмитта 3 из orраниченного по амплитуде сигнала,поступающего с выхода ограничителя 1, формирует последочательность прямоугольных импульсов с крутыми поло житепьными и отрицательными фронтами (фиг. 2g) что необходимо для надежного срабатывания D -триггера 6.

85-триггер 5 вместе с инвертором 4 представляет собой формирователь прямоугольных импульсов с двумя противофазными (прямым и инверсным) выходами, при этом сформированные импульсные последовательности имеют крутые положительные и отрицательные фронты и -le имеют временного сдвига относительно друг друга (фиг. 2е,ж), который неизбежно возникает в логических инверторах за счет задержки распростра; ения при изменении входного уровня логического нуля на урс-. вень лсгической единицы или наоборот.

D-триггеры 6, 7 и 8 формируют ча выходах: уровень логической единицы в момент поступления положительного фрОнта BB. их с -вхОды (фиг,; ye> g u) °

Ввиду того, что на с -входы Э -триггеров 7 и 8 поступают две противофазные импульсные последовательности„ а вь ходы Э-триггеров 7 и 8 объединены с помощью логического элемента

ИЛИ 9, на выходе логического элемента

ИЛИ 9 формируется уровень логической единицы как в момент поступле ния положительного фронта„ так и в момент поступления отрицательного фронта последовательности импульсов (фиг,. 2к), сформированных нз сигнала, поступающего на второй вход устройства, амплитудным ограничителем 2. Зто обуславливает необходи1ость подачи на первый вход устройства сигнала с частотой, в два раза большей частоты сигнала на втором

ВХОДЕ.

Если импульсная последовательность на с -<ходе В -триггера 6 .имеет частоту ровно в два раза выше, чем импульсная последовательность на выходе амплитудного ограничителя 2, и отстает от нее по фазе, то на выходах

Il-триггеров 7 и 8 поочередно формируются импульсы, длительнОсть котОрых последовательности на выходе амглитудного ограничителя 2 менее чем в два раза, то импульсы, несущие информацию о мгновенном сдвиге фаэ,, появляются только на выходе D --триггера 6, а на выходе логического элемента ИЛИ 9 формируются короткие импульсы логического перехода.

Ввиду того, что на выходах RS-триггера 5 формируются две противофазные импульсные последовательности по ограниченному по амплитуде сигна- лу, поступающему с выхода амплитудного ограничителя 2; и Ь -триггеры

7 и 8 срабатывают как по положительному, так и по отрицательному фронту ограниченного по амплитуде сигнала (поочередно), устройство нечувствительно к скачкам фазы сигнала на втором входе, кратным +180, т.е. сигнал на втором входе может быть фазоманипулированным. Введение в схему устройства двух 3) --триггеров 7 и

8, один из которых срабатывает по положительному,а другой — по отрицательному фронту сигнала, поступающему на второй вход устройства, позволяет снять фазовую манипуляцию с этого сигнала (фиг. 2).

Применение предлагаемого частотнофазового детектора в системе фазовой

АНЧ тракта формирования опорного когерентного сигнала демодулятора однократной фаэовой телеграфии в сравнении с известным позволяет при сохра. нении неизменной полосы захвата системы фазовой АПЧ уменьшить шумовую полосу пропускания системы ФАПЧ и тем самым повысить достоверность приема информации (поскольку величина полосы захвата системы ФАПЧ становится равной диапазону перестройки частоты сигнала управляемого гетеродина). При этом снижаются требования к диапазону перестройки управляемого гетеродина, снижается его себестоимость и уменьшается трудоемкость технологических операций настройки системы фаэовой АПЧ.

Формула изобретения

Частотно-фазовый. детектор, содержащий интегратор, выход которого является выходом устройства, а вход соединен с выходами первого и второго источников тока, первый, второй и третий D --триггеры и логический элемент И-НЕ, первый вход которого сое3 1238197 4 пропорциональна разности (сдвигу) фаэ сравниваемых импульсных последовательностей; эти импульсы объединяются логическим элементом ИЛИ, с выхода которого они поступают на управляющий вход источника 12 и на второй вход логического элемента И-НЕ 10, с помощью которого Р -триггеры 6, 7 и 8 переводятся в состояние логического нуля в момент поступления положитель- 1О ного фронта на с -вход D --триггера 6 (фиг, 2 л,vj) при этом на выходе D —,триггера 6 формируются короткие импульсы (фиг. 2м), длительность котоpblx определяется задержкой распространения перехода "логическая единица логический нуль" в цифровых элемен- тах и, как правило, пренебрежимо мала по сравнению с длительностью импульсов, формируемых на выходе логического элемента ИЛИ 9, которые несут информацию о сдвиге фаз.

Если импульсная последовательность на с -входе Э -триггера 6 имеет частоту ровно в два раза выше, чем импульсная последовательность на выходе амплитудного ограничителя 2,и опережает ее по фазе, то импульсы, длительность которых пропорциональна разности фаз, появляются только на выходе D—

30 триггера 6 и поступают на управляющий вход источника тока 11 и первый вход логического элемента И-HE 10, с помощью которого D --триггеры б, 7 и 8 переводястя в состояние логического нуля в момент поступления положитель-35 ных фронтов или на с -вход З -триггера 7, или íà с -вход Э -триггера 8, причем на выходах этих триггеров (и соответственно на выходе логического элемента ИЛИ 9) формируются последовательности коротких импульсов, длительность которых определяется задержкой распространения логического перехода (фиг. 23,м, к — в конце диаграммы).

Если импульсная последовательность на C -входе D --триггера 6 имеет частоту, превьппающую частоту импульсной последовательности на выходе амплитудного ограничителя 2 более чем в два раза, то импульсы, несущие информацию о мгновенном сдвиге фаэ, появляются только на выходах D -триггеров 7 и 8 (и соответственно на выходе логического элемента ИЛИ 9).

Если импульсная последовательность на с --входе D --триггера 6 имеет частоту, превьппающую частоту импульсной

1238197

Составитель А. Смирнов

Техред М.Ходанич Корректор Т. Колб

Редактор Л. Повхан

Заказ 3302/56 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д. 4/5

Производственно"полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 динен с выходом первого D --триггера, а выход — с к -входами первого и второго З-триггеров, В -входы которых подключены к источнику логической еди-, .) ницы, отличающийс.я тем, что, с целью повьппения точности при работе с сигналами однократной фазовой телеграфии, в него введены первый и второй двусторонние амплитудные 10 ограничители, входы которых являются входами устройства, триггер Шмитта, включенный между выходом первого двусторннего амплитудного ограничителя и C --входом первого D --триггера, RS-триггер, и -вх6д которого непосредственно, à S -вход через инвертор соединены с выходом второго двустороннего амплитудного ограничителя, а прямой и инверсный выходы соединены соответственно с C-входами второго и третьего З -триггеров, выходы которых поцключены к входам логического элемента ИЛИ, выход последнего соединен с управляющим вхоцом второго источника тока и вторым входом логического элемента И-НЕ, причем выход первого

3 -триггера соединен с управляющим входом первого источника тока, а

В-вход и К -вход третьего Э -триггера — соответственно с источником логической единицы и выходом логического элемента И-НЕ.