Цифровой пропорционально-интегрально-дифференциальный регулятор

 

Изобретение относится к области автоматизированньгх систем регулирования с цйфровь управлением. Цифровой пропорционально-интегрально-диффереНциальный регулятор позволяет повысить быстродействие и точность электропривода в случае, когда период квантования по времени исполнительного устройства, например тиристорного преобразователя, в несколько раз боль ше периода квантования регулятора. Это достигается тем, что дифференциальная составляющая регулятора формируется в течение периода квантования по времени тиристорного преобразователя . 2 ил. С $ (Л IN5 СО х Oi 00 СП

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (б11 4 G 05 В 11/26

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3706091/24-24 (22) 28.12.83 (46) 23.06.86. Бюл. ¹ 23 (71) Всесоюзный ордена Трудового

Красного Знамени научно-исследовательский, проектно-конструкторский и технологический институт релестроения (72) Н. Т. Малюк и В. Н. Данилов (53) 62-50(088.8) (56) Авторское свидетельство СССР

¹ 883864, кл. G 05 В ll/26, 1981.

„„Я0„„1239685 (5 4) ЦИФРОВОЙ ПРОПОРЦИОНАЛЬНО-ИНТЕГРАЛЬНО-ДИФФЕ РЕНЦИАЛЬНЬ1Й РЕГУЛЯТОР (57) Изобретение относится к области автоматизированных систем регулирования с цифровым управлением. Цифровой пропорционально-интегральио-дифференциальный регулятор позволяет повысить быстродействие и точность электропривода в случае, когда период квантования по времени исполнительного устройства, например тиристорного преобразователя, в несколько раз боль ше периода квантования регулятора.

Это достигается тем, что дифференциальная составляющая регулятора формируется в течение периода квантования по времени тиристорного преобразователя. 2 ил.! 1

Изобретение относится к автомятике, а именно к автоматизированным системам регулирования с цифровым управлением, и может найти прииенение в системах регулирования скорости вращения и положения различнь!х механизмов.

Цель изобретения — повышение быстродействия и точности регулирования.

Hà фиг. 1 приведена циклограмма работы регулятора; на фиг. 2 — блоксхема регулятора.

Приняты следующие обозначения. — частота коммутяпии тиристорногo преобразователя, f — частота квантования регулятора; Тр — период кнантования регулятора, T„ — период квантоняния тиристорного преобразователя; моменты времени, в которые на выходе ре истора 8 поянляются новые значения N ; N5 — код задания; Nо — код обратной связи;

NJ> — код регулятора; Nz, NIT, И1, — соответственно пропорциональная, интегральная и дифференциальная составляющие регулятора.

Регулятор содержит пернь:е сумматор 1 и регистр 2, Вторые сумматор 3 и регистр 4, третьи сумматор 5 и регистр 6, четвертые сумматор 7 и ре— гистр 8, блок 9 управления, его первый 10, нторой 11, третий 12 и четвертый 13 выходы, пятый сумматор 14 и регистр 15, делитель 16, вычитатель 17> элемент 18 сравнения, умно"жители 19, 20 и 21, элемент 22 сравнения и задатчик 23 коэффициентов .

Регулятор работает спедую1пим образом.

В исходный момент времени регистры 2, "4, 6 и 8 установлены в нулевое состояние. На первый вход первого сумматора 1 поступает код задания Ъ1, а на второй его вход — код отрицательной обратной связи N . С вь1хо—

oc да сумматора 1 результат, являющийся пропорциональной N„ составляющей регулятора, поступает йа вход регистра 2 и первый вход сумматора 5. Одновременно на вход блока 9 управления поступают импульсы частот f . По лев б реднему фронту этих импульсон ня первом выходе 10 блока 9 формируется импульс управления и, поступая ня С вход регистра 6, записывает в него дийхЪеренциональную И1 составляющую регулятора, обрязуюп1уюся ня выходе сумматора 5. По зядцему фронту им— пульса с. выходя 10 блока 9 на его

23968> 2

Втором Выходе 11 формируется следующий импульс управления и, гоступая ня С вход резистра 2, записывает

B пе! 0 новое значение пропорциональной составляющей. C Выходя регист ра 2 код N„ IToñòóïàåò ня первый вход ! умматора 3, я па Второй вход сумматора 3 -- величина интегральной NH сост Вляющей для предыдущего мсментя времени, хранящяяс:я в регистре

/ 1

Результат суммирования, представляющий собой новое значение Е,1, с выходя сумматора 3 поступает H": вход регистра 4. По заднему фронту импульса с второго выхода 11 блока. 9 ня его третьем ныходе 12 формируется очередной импульс управления, По переднему фронту этого импульса новое значение 111„ запоминается в регист5!

15 ре 4.

Дифференциальная составляющая Ы с выхода регистра 6 поступает на пер. вый Вход сумматора 14. В регистре 15 хранится значение дифференциальной составляющей N<(n-l), вьг!ислениoe в (и-l)-м цикле работы регулятора, которое с выходя регистра 15 поступает на второй Вход Вычитателя !7 и через делитель 16 — на пернь|й вход нычитателя 17. В делителе !6 происхо

30 дит Веление кода Е (Tl 1) на коэффи— циент Кф, определяемый отношением периодон квантования T IT -Кф заII -P 5 даняемый из задятчикя 23 коэффициентов. Ра-.íîoòü между производной и

Зс; результатом, пол5!енньы в делителе

16 с выходя вычитятеля !7, поступает ня второй вход сумматора !4. Ка выходе последнего получается численное значение производной М н и-м цикле, вычисленное согласно выражения N

А,и

1!и!и-,О 11д (и- !1д !и-1;

По заднему Ъронту импульса с третьего выхода 12 блока 9 на его четвертом вь!ходе 13 Формируется оче45 реднои импульс управления. По переднему Фронт> этого импульса значение N< заносится в регистр 15, а в регистр 8 11з сумматора 7 — сумма N q состявляю1ц:I> регулятора N . .JI !11.

Н >

Пр и ПО Г тулГ!енин спедуь 1еГО им пупься частоты f цикл ряботь! рег;— ляторя, описанпьп выше, повторяется и ня зыходс регистря R появляется новое значение N и т.д.

Р(и 1)

55 С::,ел1-.ю исключс н!!я переполнения сумматора 3 между егс Выходом и нхо 10м J>2rистра 4 Hp(1бходпмо устянОвить эпеме:IT 18 сравнения, Огр".HI!÷èâÿþùèé

3 1 код с выхода сумматора 3 на заданном уровне (интегральную составляющую регулятора). Умножители 19-21 необходимы для обеспечения возможности изменения параметров регулятора, т.e.. коэффициентов передачи составляющих регулятора. Элемент 22 сравнения служит для ограничения выходного кода.

Задатчик 23 коэффициентов предназначен для задания коэффициентов регулятора и величин ограничений N и N .

Процесс повторяется с приходом каждого последующего импульса частоты f . Описанный алгоритм работы о ре гуля тора может быть ре ализов ан программными средствами на базе микропроцессора или микро-ЭВМ.

Формула изобретения

Цифровой пропорционально-интегрально-дифференциальный регулятор, содержащий первые последовательно подключенные сумматор и регистр, вто рые сумматор и регистр, третьи последовательно подключенные сумматор и регистр, четвертые последовательно подключенные сумматор и регистр, а также блок управления, выход первого сумматора подключен к первому входу третьег* сумматора, первый выход первого регистра — к первому входу второго сумматора, второй выход первого регистра — к второму входу третьего сумматора, выход второго ре" гистра — к второму входу второго сумматора, С-входы первого, второго, третьего и четвертого регистров подключены к соответствующим выходам

239685 4 блок а управления, и т л и ч а ю— шийся тем, что, с целью повышения быстродействия и точности регулятора, в него введены два элемента

5 сравнения, задатчик коэффициентов, три умножителя, последовательно подключенные пятые сумматор и регистр, делитель и вычитатель, выход третьего регистра подключен к первому входу первого умножителя, выход которого подключен к первому входу пятого сумматора, выход которого подключен к третьему входу четвертого сумматора, четвертый выход блока управления подключен к С вЂ вхо пятого регистра, а его выход — к второму входу вычитателя, выход которого подключен к второму входу пятого сумматора, первый и шестой выходы задатчика коэффициентов подключены соответственно к вторым входам первого и второго элементов сравнения, первый вход первого элемента сравнения подключен к выходу второго сумматора, а его выход — к входу второго регистра, первый вход второго элемента сравнения подключен к выходу четвертого ре гистра, второй, третий и четвертый выходы задатчика коэффициентов под30 ключены соответственно к вторым входам первого, второго и третьего умножителей, первый вход второго умножителя подключен к первому выходу первого регистра, а выход. — к первому входу четвертого сумматора, к второму входу которого подключен выход третьего умножителя, первый вход которого подключен к выходу второго регистра, пятый выход задатчика коэф.

Жициентов подключен к второму входу

40 .делителя.

Составитель В. Королев

Редактор Н. Рогулич Техред О.Гортвай Корректор И. Муска

Заказ 3395/48 Тираж 836 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4