Устройство для упорядочивания чисел

 

Изобретение относится -к вьиислительной технике, в частности к устройствам для автоматической сортировки и упорядочивания чисел, и может быть использовано при реализации технических средств систем .автоматического контроля тенхологических процессов. Цель изобретения - повышение быстродействия устройства. Устройство содержит п групп входных элементов И,п входных регистров,п групп элементов перёзаписи,две группы элементов И, п групп элементов ИЛИ переписи, элементов ИЛИ, первую, вторую и третью группы элементов И, блок памя ти, группу элементов задержки и блок синхронизации, а также дополнительно п оперативных регистров, элементы ИЛИ перезаписи, три регистра сдвига, четыре элемента ИЛИ, группу элементов задержки, элемент задержки и блок определения номера оперативного регистра . Исходный массив чисел сначала разбивается на два массива - А и В, причем в массиве А находятся числа с 1 в первом разряде, в массиве В - с О. Затем каждьм из массивов А и В также разбивается на две части А1 и АО, В1 и ВО, причем в А1 и В1 помещаются числа с 1 во втором разряде, в АО и ВО - с О во втором разряде. Далее каждый из полученных массивов А1, АО, В1, ВО также разбивается на две части - в одной числа с 1 в тр.етьем разряде, в другой -с О. Такое разбиение осуществляется аналогично и по остальным (т-З)-м разрядам чисел, где га - количество разрядов в числе. В итоге получается массив упорядоченно расположенных чисел. 2 з.п. ф-лы, 4 ил. о S

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (я) 4 G 06 F 7/06

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

y РР, <>ED

ОПИСАНИЕ ИЗОБРЕТЕНИЯ! 13,.

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ ! (21) 3742291/24-24 (22) 17.05.84 (46) 30.06.86. Бюл. Ф 24 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) А.П. Самойленко и И.А. Анисимов (53) 681.325(088.8) (56) Авторское свидтельство СССР

9 881734, кл. G 06 F 7/04, 1981 °

Авторское свидетельство СССР

У 1012239, кл. G 06 F 7/06, 1983. (54) УСТРОЙСТВО ДЛЯ УПОРЯДОЧИВАНИЯ

ЧИСЕЛ (57) Изобретение относится .к вычислительной технике, в частности к устройствам для автоматической сортировки и упорядочивания чисел, и может быть использовано при реализации технических средств систем

;автоматического контроля тенхологических процессов. Цель изобретения †повышение быстродействия устройства. Устройство содержит и групп входных элементов И,п входных регистров,п групп элементов перезаписи,две группы элементов И, и групп элементов ИЛИ переписи, груп

„„SU„„1241228 А1 пу элементов HJIH первую, вторую и третью группы элементов И, блок памяти, группу элементов задержки и блок синхронизации, а также дополнительно и оперативных регистров, элементы ИЛИ перезаписи, три регистра сдвига, четыре элемента ИЛИ, группу элементов задержки, элемент задержки и блок определения номера оперативного регистра. Исходный массив чисел сначала разбивается на два массива — А и В, причем в массиве А находятся числа с "1" в первом разряде, в массиве

 — с "0". Затем каждый из массивов

А и В также разбивается на две части

А1 и АО, В1 и ВО, причем в Ai и В1 помещаются числа с "1" во втором разряде, в АО и ВΠ— с "0" во втором разряде. Далее каждый из полученных массивов Ai, АО, В1, ВО также разбивается на две части — в одной числа с "1" в третьем разряде, в другой — с "0". Такое разбиение осуществляется аналогично и по остальным (m — 3)-м разрядам чисел, где m — количество разрядов в числе. В итоге получается массив упорядоченно расположенных чисел. 2 з.п. ф-лы, 4 нл.

Ф 1241

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам автоматической сортировки и упорядочивания чисел, и может быть использовано при реализации технических средств цифровых систем контроля параметров технических объектов, Цель изобретения — повышение быстродействия устройства.

На фиг. 1 представлена структурная

cx«a, устройства для случая упорядочивания четырех кодов числового массива; на фиг. 2 — структурная схема блока управления; на фиг. 3 структурная схема блока определения номера оперативного регистра; на фиг. 4 — структурная схема блока паияти.

Устройство (фиг.1) содержит, груп" пы входных элементов И 1...4,группы элементов ИЛИ 5...8 переписи, группу элементов ИЛИ 9, входные регистры

10...13, первый регистр 14 сдвига, первую группу элементов И 15, группы элементов И 16...19 перезаписи, блок 20 управления, оперативные регистры 21;..24, третий регистр 26 сдвига, элементы ИЛИ 27 перезаписи, блок 28 памяти, второй регистр 30 сдвига„ группы элементов 31 и 36 за держки,, группы элементов И 32 и 35, блок 33 определения номера оперативного регистра, первый, второй, третий и четвертый элементы ИЛИ 34, 29.„. 25 и 37, и элемент 38 задержки.

Блок 20 управления (фиг.2) содержит элементы ЗАПРЕТ 39, элементы

ИЛИ 40, счетчик 41, дешифратор 42, элементы 43 задержки, одновибратор

44, генератор 45 тактовых импульсов, Т-триг= åð 46 и элементы И 47.

Блок 33 определения номера оперативного регистра (фиг.3) содержит группу элементов ЗАПРЕТ 48, группу элементов И 49, элемент НЕ 50, группу триггеров 51, группу элементов

ИЛИ 52, группу элементов И 53 и 55 и группу элементов ЗАПРЕТ 54.

Блок 28 памяти (фиг.4) содержит элемент ИЛИ 56, элемент 57 задержки, группу триггеров 58, группы элементов ИЛИ 59 и 62, группы элементов

И 60 и 63, и группу D-.òðèããåðîâ 61.

Устройство работает следующим образом.

После подачи сигнала "Пуск" на одновибратор 44 он вырабатывает прямоугольный импульс длительностью t

228

15 поступает на элемент 43. 4 задержки и

2О

ЗО

44, который обнуляет счетчик 41 и поступает на элемент 43.1 задержки и на четвертый выход блока 20 управления. Импульс с четвертого выхода блока 20 управления обнуляет регистры 14, 26 и 30 сдвига и устанавливает в нулевое состояние триггеры

58. 1-58.3 блока 28 памяти через эле менты ИЛИ 56 и 59.1-59.3 и в единичное состояние триггер 58,4, таким образом устанавливая блок 28 памяти в исходное состояние. По истечении времени задержки t .43.1 элемента

43. 1 задержки импульс с его выхода на второй выход блока управления, про изводит запись "1" в первые информационные разряды регистров 14, 26 и

30 сдвига через элементы ИЛИ 40.2, 25 и 29, одновременно открывая группы вхоцных элементов И 1.. .4 и поступая через группу элементов ИЛИ- 9 на тактовые входы регистров 10...13, тем самым записывая вхоцную информацию с кодовой шины чисел устройства в виде кодов чисел с их адресами в эти регистры .10...13, причем число занимает разряды 1-m а адресе- разряды (ш+1)-р. По истечении t 43.4 импульс с выхода элемента 43:4 задержки запускает генератор 45 тактовых импульсов.

Прямоугольные импульсы на обоих выходах генератора 45 тактовых импульсов с периодом T=2 t44=2 t43. 1=

24М3.4 поступают на элементы И

47,1 и 47.2, а так как только на одном из выходов Т-триггера 46 уровень

"1", импульсы проходят через один элемент И (47 ° 1 либо 47.2) и через элемент ИЛИ 40 на четвертый выход блока 20 управления и элементы

И 47.3 и ЗАПРЕТ 39.3.

С помощью регистра 14 сдвига, группы элементов И 15 и группы элементов И 16...19 исходный массив перезаписывается в оперативные регистры 21...24 с разбиением на массивы

А и В„ причем массивы А и В записываются в регистр 21...24 управляющими сигналами соответственно регистров

26 и 30 сдвига, поступающими на так» товые входы регистров 21...24 через группу управляющих элементов ИЛИ 27.

При этом группы элементов И. 16.. ° 19 перезаписи состоят из бистабильных элементов И, т. е. при отсутствии управляющего сигнала имеют большое выходное сопротивление.

1241228

Тактовые сигналы для регистров 26 и 30 сдвига вырабатываются соответственно элементами И 47.4 и ЗАПРЕТ

39.4, так как значение первого разряда очередного числа поступает на второй вход блока 20 управления.

После четвертого .такта блок

28 памяти запоминает номер оперативного регистра, в котором хранится последнее число массива А, и регистр

26 сдвига через группу элементов 31 задержки, а регистр 30 сдвига через блок 33, группу И элементов 35 и группу элементов 36 задержки устанавливаются соответственно на начало и конец массива А. На пятом такте все числа записываются через группы элементов ИЛИ 5...8 в регистры 10.>, 13 тактовым сигналом с группы управляющих элементов ИЛИ 9. Числа записываются со сдвигом на один разряд влево, и при перезаписи на второй вход блока 20 управления буде" поступать значение второго разряда исходного числа. Адреса датчиков чисел записываются без изменений. Элемент

ЗАПРЕТ 39.3 блока 20 управления предотвращает ложное срабатывание регистра 26 и 30 сдвига на пятом такте.

На второй серии тактовых импульсов регистра 14 сдвига и группы элементов И 15 в регистры 21...24 перезаписываются сначала массив А (с разбиением на две части А1 и АО), а затем при окончании массива А массив В (с разбиением на В1 и ВО). После определения опроса массива А, регистры

26 и 30, сдвига сбрасываются и устанавливаются соответственно на начало и конец массива В. Затем на пятом такте второй серии тактовых импульсов полученные массивы А1, АО, В1 и ВО снова записываются в регистры

t0...13, причем блок 28 памяти теперь помнит номера регистров, в которых хранятся последние числа массивов

A A1 и В1. На третьей серии тактовых импульсов каждый из имеющихся четырех массивов аналогично разбивается еще на две части. После прохож- дения каждого из массивов А1, АО, В1 и ВО регистры 26 и 30 сдвига устанавливаются соответственно на начало и конец следующего .массива.

Конец очередного массива опреде.ляется элементами И 32 и ИЛИ 34. Выдается сигнал на очередные сброс и установку регистров 26 и 30 сдвига.

При этом элемент 38 задержки через элемент ИЛИ 37 сбрасывает регистры

26 и 30 сдвига. Сигнал с элемента

ИЛИ 34 разрешает установку регистра

30 сдвига, и сигнал с блока 33 через группы элементов И 35 и элементов 36 задержки устанавливает его на конец массива. Регистр 26 сдвига устаt0 навливается с помощью группы элементов 3! задержки. Сигнал с элемента ИЛИ 34 также поступает на тре,тий вход блока 20 управления и далее на элемент И 47.3. Так как на выходе элемента ИЛИ 40. 1 в этот момент времени уровень "1.", пришедший сигнал поступает на элемент 43.3. задержки.

По истечении времени задержки t 43.3. прямоугольный импульс переводит Т- триггер 46 в противоположное состояние, тем самым обеспечивая задержку прямоугольных импульсов с генератора

45 тактовых импульсов на время

=О 5 Т необходимое для установки регистров 26 и 30 сдвига. При этом времена задержки групп элементов 31 и 36 задержки и элемента 38 задержки t31= 36 = 2 ° t38 = 43.3 = T

На (и+1)-м такте m-й серии тактовых импульсов, что определяется счетчиком 41, единичный уровень на ш-м выходе дешифратора 42 запрещает запись " 1" в регистре 14 сдвига через элемент ИЛИ 40.2 и останавливает генератор 45 тактовых импульсов по истечении времени задержки t43.2 элемента 43.2 задержки, причем t43.2=

=0,5 Т. Тецерь во входных регистрах

10-13. расположены числа в убывающем порядке (или в возрастающем при пос4О .ледовательном опросе регистров с 13 по 10). з

Блок 28 памяти служит для запоминания номеров регистров, в которых хранятся .последние числа получаемых массивов А, Al, В1 и т.д. Импульсы с регистра 26 сдвига поступают на К$триггеры 58.1- 58.3, поочередно переводя их в единичное состояние. Каждый (k+1)-й триггер 58.k+1 переходя в единичное состояние, переводит

k-й триггер 58.k в исходное нулевое состояние через элементы И 63.k u

ИЛИ 59.k.(п+1)-й импульс первой се55 рии тактовых импульсов, поступающий на пятый вход блока 28 памяти через элемент И 60.х устанавливает в единич ное состояние тот D-триггер 61.х, 124 1 228 где х может принять одно из значений

or 1 до к, íà D-вход которого подана

"1" с RS-.òðèããåðà 58.х. "О" на инверсном выходе D-триггера 61.х предотвращает ложный сброс триггера

58.х при работе со следующим массивом на других тактовых сериях. Для предотвращения потери "1" на выходе блока 28 памяти группа элементов ИЛИ 62 объединяет выходы соответствующих

RS- u D-триггеров. (n+1)-е импульсы всех серий переводят триггеры 58 исходное состояние через элемент 57 задержки и элемент ИЛИ 56. Через

15 элемент ИЛИ 56 также осуществляется первоначальная установка блока 28 памяти в исходное состояние. На п-м

l l 10 выходе блока 28 памяти всегда 1 т,е. информация о номере регистра, в котором хранится последнее число исходного массива. Триггер 58.3 переводится в нулевое состояние импульсом с последнего (и†ro) выхода регистра

26 сдвига.

Блок 33 опрецеления номера опера- . тивного регистра служит для определения номера регистра, в котором хранится последнее число следующего массива. При этом, если на j ì информационном входе "1", она запрещает через элементы ЗАПРЕТ 54, И 55 и

ИЛИ 52 прохождение остальных "1", на выходы блока 33 и разрешает прохождение 1 на j — и выход блока. 33

11 11 35 через элементы И 53 и И 49. Если на

j-м информационном входе 0, он через элементы ЗАПРЕТ 54, ИЛИ 52, И 55 разрешает прохождение на выход блока

33 только следующей х-й 1 . Триггер

11 11

4G

51 служит для запрещения появления

"1" на j--м выходе блока 33 на остальных n-j тактах данной серии тактовых импульсов. Таким образом, ес— ли на j ì информационном входе

11 45 она будет íà j м выходе блока 33 до j-го такта, причеМ на остальных (j — 1)-х выходах будут "О". На j-м такте на инверсном выходе триггера

51. j устанавливается "0", который поступает на элемент И.49.j запрещая прохождение j-й 11 1 на выход и разрешая прохождение на выход .х-й

" 1"„ определяемой концом следующего массива. Элемент ЗАПРЕТ 48.j предотвращает ложное срабатывание блока

33 в момент переключения триггера.

51.j. Элемент НЕ 50 выполняет функцию триггера, если в массиве одно число, занимающее первый регистр. Иа. и-м такте триггер 51 переводится в нулевое состояние и блок 33 выгает

"1" на выходе, соответствующую номеру последнего регистра старшего массива.

Формула изобретени я

1. VctpoAcTBo @IIII упорядочивания чисел„ содержащее и групп входных элементов И, п входных регистров, и групп элементов И перезаписи, n групп элементов ИЛИ переписи, группу элементов ИЛИ, первую, вторую, третью . группь| элементов И, блок памяти, первую группу элементов задержки и блок управления, включающий генератор тактовых импульсов, триггер,счетчик, четыре элемента зацержки, первый элемент И, первый элемен- ИЛИ, формирователь импульсов, причем вход запуска устройства соединен с входом формирователя импульсов блока управ--, ления,, в блоке управления первый выход генератора тактовых импульсов соединен с первым входом первого элемента И„ причем входы упорядочивания чисел соединены с информацноннь1— ми входами соответствующих групп входных элементов И, выходы разрядов входных регистров подключены к ин— формационным входам элементов И пере-записи соответствующих групп, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в него . введены п оперативных регистров, элементы ИЛИ перезаписи, три регистра сдвига, четыре элемента ИЛИ., вторая группа элементов задержки, элемент задержки и блок определения номера оперативного регистра, в блок управ-ления введены дешифратор, три элемента ЗАПРЕТ, второй элемент ИЛИ и втсрой, третий, четвертый элементы

И, причем в блоке управления выходы счетчика соединены с входами дешифратора, m-A выход которого соединен с запрещающим входом первого элемента ЗАПРЕТ и через первый элемент задержки с входом останова генератора тактовых импульсов, второй выход которого соединен с первым входом второго элемента И, выходы первого и второго элементов И соединены с входами первого элемента ИЛИ, второй: вход первого элемента И сое1241228 выход которого соединен с нхадал первого разряда первого регистра сдвига, выходы которого соединено с информационными входами лементан

И первой группы, выход i — гo злемeêта И первой группы соединен с вто-рыми входами элементов И перезаписи соответствующей группы и с:L-ì управляющим входом блока определения номера оперативного регистра, с первым входам i — га элемента И второй группы элементов И, выход i ãî элемента

И второй группы соединен с входом

i-га элемента задержки нервай группы и с i-м входам третьего элемента ИЛИ, выход к6тораго соединен с входом элемента задержки н с управляющими входами элементов И третьей группы а также с первым входом тре-тьего элемента И блока управления второй вход третьего элемента И катарага соединен с выходок гервага элемента ИЛИ и с информационным :.ходам второго элемента ЗАПРЕТ блока управления, а также соединен с тактовым входом первого регистра сдвига и с управляющими входами элементов

И первой группы, выход (и+1)-га элемента И первой группы соединен с вторым входом каждого элемента

ИЛИ группы, с (и+1) — и информационным входом блока памяти, с управляющим входом второго элемента ЗАПРЕТ, са счетным входом счетчика и с информационным входом первого элемента ЗАПРЕТ блока управления, выходы третьего элемента ЗАПРЕТ и четвертого элемента И блока управления соединены с тактовыми входами соответственно второго и третьего регистров сдвига, каждый -й выход блока определения номера оперативного регистра .соединен с информационным входом i-ro элемента И третьей группы, выход катарага соединен с входом i-га элемента задержки второй группы, выход

k-ro элемента задержки второй группы, где k = 1,..., n- 1, соединен с (n+l-k) ì информационным входом нторого регистра сдвига, выход n-ro элемент" задержки второй группы соеци— нен с вторым входом третьего элемента ИЛИ, выход которого соединен с первым информационным входом третьего регистра сдвига, выход каждого!.-га элемента задержки первой группы соединен с (k+1)-м информационным входом третьего регистра сдвига, выход i-га элемендинен с прямым выходом триггера, инверсный выход которого соецинен с вторым входом второго элемента И, а счетный вход через второй элемент

5 задержки — с выходом третьего элемента И, выход второго элемента ЗАПРЕТ соединен с информационными входами третьего элемента ЗАПРЕТ и четнертого элемента И, выход первого элемента 10

ЗАПРЕТ соединен с первым входом второго элемента ИЛИ, выход третьего элемента задержки соединен с входом запуска генератора тактовых импульсов, выход формирователя импульсов саеЪ динен с входом четвертого элемента задержки, с входом установки в "О счетчика и входами установки н (g первого регистра сдвига и блока памяти и первым входом первого элемента ИЛИ, выход которого соединен с входом установки н "0" второго и третьего регистров сдвига, i-й выход, где i = 1,..., п, третьего регистра сдвига соединен с первым входом (n+1— ,-i)-ro элемента ИЛИ перезаписи, выхс

i-ro элемента ИЛИ перезаписи соединен с синхронизирующим входом 1 — го oneI ративного регистра, выход первого разряда i -го оперативного регистра сое0 динен с первым входом m-го элемента

ИЛИ j-й группы элементов ИЛИ переписи, где j = 1,...,m; m — число разрядов числа массива, (j+1)-й- разрядный выход i-го оперативного регистра соединен с первым входом j-го эле35 .мента ИЛИ i-й группы элементов ИЛИ переписи, f-й разрядный выход i-ro оперативного регистра,. где 1: = m +

+1),...,р, р-m разрядность адреса шага массива, соединен с первым входом

f-го элемента ИЛИ i-й группы элементов ИЛИ перезаписи, выходы групп элементов ИЛИ переписи соединены с информационными входами соответствующих входных регистров, выходы входных элементов И каждой д-й группы соединены с вторыми входами элементов ИЛИ переписи соответствующей . группы, а управляющие входы входных элементов И каждой i-й группы соединены с первыми входами соответствующих элементов ИЛИ группы и с перными входами второго и третьего элементов ИЛИ и подключены к выходу четвертого элемента задержки блока управления, к входу третьего элемен-та задержки и к второму входу второго элемента ИЛИ блока управления, 1241228 та задержки первой группы соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входом первого разряда второго регистра сдвига, i-й выход которого соединен с вторым входом i-го элемента ИЛИ перезаписи и с i-м информационным входом блока памяти, каждый i-й выход <оторого соединен с вторым входом 10

i.-го элемента И второй группы и с

1. M информационным входом блока определения номера оперативного регистра„ выход элемента задержки соединен с вторым входом четвертого элемента

ИЛИ, выход i-го элемента ИЛИ группы соединен с тактовым входом соответствующего входного регистра,, выходы элементов И перезаписи каждой 1-й группы соединены с информационными входами i--го оперативного регистра, выход первого элемента И перезаписи каждой группы соединен с управляющими входами соответственно третьего элемента ЗАПРЕТ и четвертого элемента И 2 блока управления.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок определения номера оперативного регистра содержит первую группу из и элементов И, группу RS-триггеров, элемент

НЕ, вторую и третью группы по и-2 элементов И, первуб группу из п элементов ЗАПРЕТ, группу элементов ИЛИ, вторую группу из и-2 элементов ЗАП35

РЕТ, причем i-и информационныи вход блока определения номера оперативного регистра соединен с информационным входом i-ro элемента ЗАПРЕТ первой группы, выход которого соединен с

4О первым входом i-ro элемента И первой группы, выход которого является i-м выходом блока определения номера оперативного регистра, k-й управляющий вход блока определения номера опера15 тинного регистра соединен с управляющим входом k-ro элемента ЗАПРЕТ первой

11 11 группы и входом установки в 1 k-го

RS-триггера группы, прямой выход которого соединен с первым входом k-го элемента ИЛИ группы, выход f-го элемента ИЛИ (8=7,2,..., n-2) соединен с информационным входом К-го элемента ЗАПРЕТ второй группы и с первым входом г-го элемента И второй группы, выход которого соединен с вторым 55 входом(+1)-ro элемента И первой группы, и-и управляющий вход блока определения номера оперативного регистра соединен с управляющим входом и-го элемента ЗАПРЕТ первой группы, и с входами установки в "0" всех триггеров группы, выход (n-1)-го элемента ИЛИ группы соединен с вторым входам и-го элемента И первой группы, инверсный выход первого RS-триггера группы соединен с вторым входом первого элемента И первой группы, выход

r-го элемента ЗАПРЕТ первой группы,, где r-- 2,...,п-1, соединен с вторым входом (r-1)-го элемента И второй группы и с управляющим входом (r-1)го элемента ЗАПРЕТ второй группы, выходы которых соединены с первым входом (г-1)-го элемента И третьей группы, выход которого соединен с вторым входом (r-1)-ro элемента ИЛИ группы, а второй вход подключен к инверсному выходу r;-го RS-триггера группы и к третьему входу r-го элемента И третьей группы, выход первого элементаЗАПРЕТ первой группы через элемент

НЕ подключен к второму входу первого элемента ИЛИ группы.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок памяти содержит группу RS-триггеров, две группы элементов ИЛИ; группу D-триггеров, две группы элементов И, элемент задержки, элемент ИЛИ, причем

k-й информационный вход блока памяти соединен с входом установки в "1"

КЯ-триггера группы, прямой выход. которого соединен с первым входом

1с-ro элемента И первой группы,син-хровходом k-ro D-триггера и первым входом k-го элемента ИЛИ первой группы, выход которого является k-м информационным выходом блока памяти, вход установки в "0" блока памяти подключен к первому входу. элемента

ИЛИ, первым входам элементов ИЛИ второй группы, входу установки в "1" и-го RS--триггера группы, выход кото рого является и-м выходом блока памяти, выход 7с-го элемента KIN BTopoA .группы подключен к входу установки в "0" k-ro RS †тригге группы (и +

+7)-й вход блока памяти соединен с вторы ми входами элементов И .первой группы и через элемент задержки соединен с вторым входом элемента ИЛИ, выход

k-ro элемента И первой группы соединен с информационным входом k-го

9 - - триггера группы,,прямой выход которого подключен к второму входу . элемента ИЛИ первой группы, а инвер-;

i 2 F1228

37 фиг. 1 сный выход соединен с первым входом

k"го элемента И второй группы, выход которого подключен к второму входу k-ro элемента ИЛИ второй группы, прямой выход r-ro RS-триггера группы соединен с вторым входом | k-1)-ro элемента И второй группы, второй -ход (r-1}-ro элемента И второй группы

5 является и-м информационным входом блока памяти, i 241?28

t Яиа. ф

Составитель В.Смирнов

Техред Е,Бонкало Корректор А.Зимокосов

Редактор А.Огар

Заказ 3489/43 Тираж 67i Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород,ул.Проектная,4