Устройство для деления десятичных чисел

 

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных вычислительных машинах, выполняющих операции десятичной .арифметики.Целью изобретения является сокращение количества оборудования устройства за счет совмещения операции выделения кратных делителя и получения десятичной цифры частного в течение одного такта работы устройства. Устройство содержит регистры делимого, делителя и частного, блок формирования кратного делителя, восемь вычитателей, сумматор, блок формирования цифры частного. Выходы разрядов регистра делителя соединены с входами блока формирования кратного делителя и входами вычитаемого первого, пятого, шестого, восьмого вычитателей и входами второй группы сумматора. Выходы регистра делимого соединены с входами уменьшаемого первого-, второго, третьего и четвертого вычитателей. Выходы всех вычитателей, сумматора и регистра делимого соединены с дами коммутатор а, кроме того, выходы второго вычитат я соединены с входами уменьшаемого пятого, вычитателя, выходь третьего вычитателя соединены с входами уменьшаемого шестого и седьмого вычитателей, выходы четвертого вычитателя соединены с входами уменьшаемого восьмого вычитателя и входами первой группы сумматора. Выходы знаковых разрядов вычитaJeлeй и сумматора соединены с входами блока формирования цифры частного. Первая группа выходов блока соединена соответствующим образом с группой управляющих входов одиннадцатого коммутатора , а вторая группа вь:ходов соединена с информационными входами младшего разряда регистра частного. 3 ил., таблица. - S (Л L g to 00 сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5И 4 С 06 F 7/52

OCHER>g. è g g

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМЪ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 382039!/24-24 (22) 05.12.84 (46) 30.06.86. Бюл. У 24 (71) Минский радиотехнический институт (72) А.А.Шостак (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 744562, кл . G 06 F 7/52, 1976.

Авторское свидетельство СССР

Ф 598075, кл. G 06 F 7/52, 1976, Авторское свидетельство СССР

1! 656087, кл . G 06 F 7/52, 1978, Авторское свидетельство СССР

М 1056183, кл, G 06 F 7/52, 1984.

Дроздов Е.А., Комарницкий В.А., Пятибротов А.П. Электронные вычислительные машины единой системы. -М.:

Машиностроение, 198!.

Ричардс P.Ê. Арифметические операции на цифровых вычислительных машинах.-М .: ИЛ, 1957, с.292, рис.9-3. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДЕСЯТИЧНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных вычислительных машинах, выполняющих операции десятичной арифметики. Целью изобретения является сокращение количества оборудования устройства за счет совмещения операции выделения кратных делителя и получения десятичной цифры частного в течение од„„80„„1241235 А 1 ного такта работы устройства. Устройство содержит регистры делимого, делителя и частного, блок формирования кратного делителя, восемь вычитателей, сумматор, блок формирования циф-, ры частного, Выходы разрядов регистра делителя соединены с входами блока формирования кратного делителя и входами вычитаемого первого, пятого, шестого, восьмого вычитателей и входами второй группы сумматора, Выходы регистра делимого соединены с входами уменьшаемого первого, второго, третьего и четвертого вычитателей.

Выходы всех вычитателей, сумматора и регистра делимого соединены с вхо- 3 даья коммутатора, кроме того, выходы второго вычитателя соединены с входами уменьшаемого пятого, вычитателя, С выходы третьего вычитателя соединены с входами уменьшаемого шестого и Я седьмого вычитателей, выходы четвертого вычитателя соединены с входами уменьшаемого восьмого вычитателя и входами первой группы сумматора. Вы- К) ходы знаковых разрядов вычитателей о и сумматора соединены с входами бло- фита ка формирования цифры частного . Первая группа выходов блока соединена фр соответствующим образом с группой управляющих входов одиннадцатого коммутатора, а вторая группа выходов соединена с информационными входами младшего разряда регистра частного.

3 ил., таблица. й

Зна ние уменьго выч мог х-у

Х-2 У

2 У

Х вЂ” 4 У

4 У

1 1

Изобретение относится к вычислительной технике и может быть использовано в вычислительных машинах, выполняющих операции десятичной арифметики.

Цель изобретения — сокращение количества оборудования устройства, Ва фиг.1 приведена функциональная схема устройства для деления десятичных чисел; на фиг.2 — схема блока формирования кратных делителя; на фнг.3 — функциональная схема блока формирования цифры частного.

Устройство для деления десятичных чисел содержит вычитатели 1-8, сумматор 9, блок 10 формирования кратных делителя, коммутатор .11, блок 12 формирования цифры частного, регистры 13-15 делимого, делителя и частного. соответственно и управляющий вход 16 устройства. Выходы разрядов регистра 13 делимого соединены с ин-. формационными входами первой группы коммутатора 11 и входами уменьшаемого первого 1, второго 2, третьего 3 и.четвертого 4 вычитателей, выходы разрядов регистра 14 делителя соединены с входами блока 10 формирования .кратных делителя, входами вычитаемого первого 1, пятого 5, шестого 6 и восьмого 8 вычитателей .и входами второй группы сумматора 9, выходы 17 первой группы блока 10 формирования кратных делителя соединены с входами вычитаемого второго 2 и седьмого 7 вычитателей соответственно, выходы

18 второй группы блока 10 формирования кратных делителя соединены с входами вычитаемого третьего вычитателя 3, выходы !9 третьей группы блока 10 формирования кратных делителя соединены с входами вычитаемого четвертого вычитателя 4, выходы первого вычитателя 1 соединены с информационными входами второй группы коммута241235 2 тора 11, выходы второго вычитателя 2 соединены с входами уменьшаемого пятого.вьгчитателя 5 и с информационными входами третьей группы коммута5 тора 11, выходы третьего вычитателя

3 соединены с входами уменьшаемого шестого 6 и седьмого 7 вычитателей и информационными входами четвертой группы коммутатора 11, выходы четвертого вычитателя 4 соединены с входами уменьшаемого восьмого вычитателя

8, входами первой группы сумматора 9 и информационными входами пятой группы коммутатора 11, выходы пятого 5, шестого 6, седьмого 7 и восьмого 8 вычитателей соединены с информационными входами с шестой по девятую групп коммутатора 11, выходы сумматора 9 соединены с информационными входами десятой группы коммутатора

11, выходы которого соединены с информационными входами регистра 13 делимого, выходы 20, 21, 23, 27, 22, 24, 25 и 28 знаковых разрядов вычитателей 1-8 соответственно соединены с первого по восьмой входами блока !2 формирования цифры частного, выхоц 26 знакового разряда сумматора 9 соединен с девятым входом бло30 ка 12 формирования цифры частного, первая группа выходов 29 которого соединена с группой управляющих входов коммутатора -11, а вторая группа выходов 30 соединена с информацион ными входами младшего разряда регистра 15 .частного,. входы разрешения записи информации регистров 13-15 делимого, делителя и частного соответственно соединены с управляющо щим входом 16 устройства;

Предполагается, что делимое Х и ,целитель У правильные нормализованные положительные дроби, т.е. что

1/10 с Х,У с1, 1241235

Продолжение таблицы

4 5

Х-8 У

8 У

Х-2 У

Х-3 У

Х вЂ” 5 У

Х-6 -У

Х-4 У

2 У

Х-4 У

Х-9 У

Х-8 У

На выходы первой группы сумматора 9 подается значение разности X-8 У (см.таблицу), образованной на выходах четвертого вычитателя 4, а на входы второй группы сумматора 9 пос—

>òóïàåò значение делителя У. На выходах сумматора 9 формируется результат Х вЂ” 8 У + У=Х-7 У, который соответ25 ствует разности при значении десятичной цифры частного равном семи °

Блок 10 предназначен для формирования двухкратного, четырехкратного и восьмикратного делителей. Эти кратные в двоичной системе счисления могут быть образованы простым сдвигом информации соответственно на один, два и три двоичных разряда в сторону старших разрядов. В десятичной системе счисления, при формировании 35 указанных кратных по методу сдвига возникают определенные трудности, такие как организация десятичных переносов в более старшие разряды и коррекция результата. На фиг.2 по в 40 казан один из возможных вариантов реализации блока 10 формирования кратных делителя, в основу которого положена операция удвоения. В двоичной системе счисления удвоение мо- 45 жет быть выполнено с помощью сдвига кажДой двоичной цифры в соседний старший разряд. В десятичной системе счисления при использовании кода .

842! может быть применена такая же 50 процедура сдвига, однако, если удвоенная цифра равна или больше десяти, как и при сложении двух десятичных цифр, необходимо сформировать де— сятичный перенос и выполнить коррек- 55 цию путем добавления "+6". Удвоение

" десятичного числа можно выполнить и несколько другими способами, Блок 10 формирования кратных делителя содержит узлы 31 — 31 удвоения, причем входы первого узла 31„ удвоения являются входами блока 10, выходы первого узла 31 удвоения сое1 динены с входами второго узла 31 удвоения и являются первой группой выходов 17 блока 10, выходы второго узла 31 удвоения соединены с входами третьего узла 31 удвоения и являются второй группой выходов 18 блока 10, выходы третьего узла 31 удвоения являются третьей группой выходов 19 блока 10 . На выходах 17 первой группы блока 10 формируется двухкратный, на выходах 18 второй группы блока 10 — четырехкратный, на. выходах 19 третьей группы блока 10 восьмикратный делители. В блоке 10 кратные делители формируются посредством многократного выполнения в узлах 31 — 31 операции удвоения.Так,; например, восьмикратный делитель формируется на выходах 19 третьей группы блока 10 в результате последовательного выполнения трех операций удвоения на первом, втором и третьем узлах 31 — 31з удвоения.

По управлению сигналом, образованным на выходах 29 первой группы блока 12, коммутатор 11 выбирает в качестве очередного остатка результат одного из вычитателей 1-8 или результат сумматора 9, или содержимое регистра 13 делимого. Каждый разряд коммутатора 11 может быть реализован на одном логическом элементе 2И10ÈËÈ.

Блок 12 по знакам вычисленных s устройстве разностей формирует на своих выходах 30 одну десятичную

1241235 цифру частного, а также управляет го, представленной в коде 8421; P

3 выборкой через коммутатор 11 той значение знакового разряда вычитатеразности, которая должна быть исполь — ля или сумматора с порядковым номезована в следующем такте работы уст- ром j; предполагается, что значение ройства в качестве текущего остатка. знакового разряда равно нулю, если

Пусть УС„ — управляющий сигнал, раз- разность положительная, в противном решающий коммутатору 11 в качестве случае оно равно единице). Тогда очередного остатка выборку резуль- система логических уравнений, опитата, сформированного на выходе уз — 10 сывающих функционирование блола с поРЯдковым номеРом i (Z и Z4 — ка 12 формирования цифры час-. соответственно старшая и младшая дво- тного, может иметь следуюший ичные цифры десятичной цифры частно- вид

YC1 =P) Р» YCz=P ° Pq» YCq 1» 1,; УС4 =P4 Р8»

УС =Р Р „УС6 Рб Ру» УСР =Рr Р а» У(.8 Р

P; YC Р(» Z УС4+УС8 УСэ+УС6+УС +УС9»

9 4»

Е =УС +УС +УС +УС9 24=УС +УС4.+УС +УСв+УС .

Формул аизобретения

Устройство дпя деления десятичных чисел, содержащее регистры делимого, делителя: и частиого» блок формирования кратных делителя, вычитатели, блок формирования цифры частного и коммутатор, причем входы уменьшаемого первого, второго, третьего и четвертого вычитателей соединены с информационными входами первой группы коммутатора и выходами разрядов регистра делимого, входы вычитаемого первого вычитателя соединены с входами блока формирования кратного делителя и с выходами разрядов регистНа фиг,3 изображена функциональная схема блока 12 формирования цифры частного, реализованная по приведенным выше логическим выражениям.

Блок содержит элементы НЕ 321 — 329» элементы И 33< — 338 и элементы ИЛЙ

34 — 34

Устройство для деления десятичных чисел работает следующим образом.

„ На этапе подготовки в его регистры 13 и 14 последовательно или парал-ЗО лельно во времени загружаются m-разрядные двоично-десятичные коды соответственно делимого Х и делителя У.

После записи операндов во входные регистры устройства одновременно начинают работать вычитатели 1-4 первого логического уровня, на выходах которых формируются разности в соответствии с выражениями, приведенными в таблице, Вычитатели 5-8 и сумматор

9 второго логического уровня начинают работать спустя время t от момента приема операндов во входные регистры устройства(С вЂ” задержка информации на одноразрядном десятичном вычитателе). Предполагается, что во всех вычитателях заем распространяется по сквозному принципу, а в сумматоре 9 перенос организован сквозным образом. По истечении времени, равг-О ного примерно времени вычитания двух (пН-2)-разрядных десятичных чисел, коммутатор 11 выбирает в качестве очередного остатка результат одного из вычитателей 1-8 или результат сумматора 9 или содержимое регистра 13 делимого» которое далее записывается в регистр 13 делимого со сдвигом на один десятичный разряд в сторону старших разрядов. Одновременно с этим по знаковым разрядам образованных в устройстве разностей в блоке

12 формируется согласно приведенным выражениям одна десятичная цифра частного, значение которой записывается в младший разряд регистра 15 частного одновременно с выполнением в нем сдвига информации на один десятичный разряд в, направлении старших рязрядов. На этом первый такт определения наиболее старшей цифры частного заканчивается и начинается второй такт, который выполняется аналогичным образом ° После выполнения

m тактов в регистре 15 сформируется

m ðàçðÿäíîå частное. Запись информации в регистр 13 делимого, а также запись v сдвиг информации в регистре l 5 частного могут быть осуществлены но одному и тому же импульсу, поступающему на управляющий вход 16 устройства, 124)235 групп коммутатора соответственно, вы- 10 первого по восьмой входами блока фор — 5

25

35 ра делителя, входы вычитаемого второго, третьего и четвертого вычитателей соединены с выходами первой, второй и третьей групп блока формирования кратных делителя соответственно, выходы вычитателей с первого по восьмой соединены с информацион— ными входами с второй по девятую ходы которого соединены с информа— ционными входами регистра делимого, выходы знаковых разрядов с первого по восьмой вычитателей соединены с мирования цифры частного соответст— венно, первая группа выходов которо—

rо соединена с группой управляющих входов коммутатора, а вторая группа выходов соединена с информационными входами младшего разряда регистра частного, входы р аз решения з апи си информации регистров делимого, делите— ля и частного соединены с управляю— щим входом устройства, о т л и ч а— ю щ е е с я тем, что, с целью сокращения объема оборудования, входы уменьшаемого пятого вычитателя соединены с выходами второго вычитателя, входы уменьшаемого шестого,вычитателя соединены с входами уменьшаемого седьмого вычитателя и выходами третьего вычитателя входы уменьшаемого восьмого вычитателя соединены с входами первой группы сумматора и выходами четвертого выуитателя, входы вы— читаемого пятого вычитателя соединены с входами вычитаемого первого, шестого и восьмого вычитателеи и вхо— дами второй группы сумматора, входы вычитаемого седьмого вычитателя соединены с входами вычитаемого второго вычитателя, выходы сумматора соединены с информационными входами десятой группы коммутатора, выход знакового разряда сумматора соединен с девятым входом блока формирования цифры частного, который содержит де1 вять элементов НЕ, восемь элементов

И и четыре элемента ИЛИ, причем первый вход блока формирования цифры частного соединен с входом первого элемента НЕ, выход которого соединен с первым входом первого элемента И, .второй вход блока формирования цифры частного соединен с вторым входом первого элемента И и входом второго элемента HE выход которого соединен

50 с первым входом второго элемента И, третий вход блока формирования цифры частного соединен с вторым входом второго элемента И и входом третьего элемента НЕ, выход которого соединен с первым входом третьего элемента И, четвертый вход блока формирования цифры частного соединен с вторым входом третьего элемента И и входом четвертого элемента НЕ, выход которого соединен с первым входом четвертого элемента И, пятый вход блока формирования цифры частного соединен с вторым входом четвертого элемента И и входом пятого элемента HE выход которого соединен с первым входом пятого элемента И, шестой вход блока ,формирования цифры частного соединен с вторым входом пятого элемента И и входом шестого элемента НЕ, вьгход которого соединен с первым входом шестого элемента И, седьмой вход блока формирования цифры частного соединен с вторым входом шестого элемента И и входом седьмого элемента НЕ, выход которого соединен с первым вхо;;, дом седьмого элемента И, восьмой вход блока формирования цифры частного соединен с вторым входом седь- мого элемента И и входом восьмого элемента НЕ, выход которого соединен с первым входом восьмого элемента И, девятый вход блока формирования цифры частного соединен с вторым входом восьмого элемента И и входом девято1 го элемента НЕ, выход которого соединен с первыми входами первого и четвертого элементов ИЛИ, второй вход первого элемента ИЛИ соединен с выходом восьмого элемента И, первый вход второго элемента ИЛИ соединен с выходом четвертого элемента И, первый вход третьего элемента ИЛИ соединен с выходом второго элемента

И, вторые входы второго и четвертого

3 элементов ИЛИ соединены с выходом пятого элемента И, третий вход второго элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ и выходом шестого элемента И, четвертый вход второго элемента ИЛИ соединен с третьими входами третьего и четвертого элементов ИЛИ и выходом седьмого элемента И, четвертые входы третьего и четвертого элементов ИЛИ соединены с выходом третьего элемента И, пятый вход четвертого элемента ИЛИ соеди1241235

1О нен с выходом первого элемента И, выходы с первого по четвертый элементов ИЛИ являются выходами старшей и младшей двоичных цифр десятичной цифры частного, выходы с первого повосьмой элементов И образуют первую группу выходов блока формирования цифры частного °

1241235

2З

Составитель Н.Маркелова .Техред Q..Гортвай Корректор Е.Сирохман

Редактор Л.Пчелинская, Заказ 3490/44 Тираж 671, ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие,г.ужгород,ул,Проектная,4