Устройство коррекции ошибок
Изобретение относится к технике связи. Сокращается время коррекции ошибок типа замещений, вставок и выпадений букв произвольной кратности в словах над произвольным алфавитом. Устройство содержит регистр (Р) 1 входного слова, процессор 2, блок памяти 3, Р 4 выходного слова, Р 5 реверсивного сдвига, m дешифраторов букв (ДБ) 6, элемент ИЛИ 7, генератор импульсов 8 и m узлов контроля принимаемой информации (УКПИ) 9, состоящих каждый из m элементов И 10, m блоков оценки 1 и m блоков захвата запросов процессора 12. Процессор 2 загружает слово в Р 5. Выходы разрядов Р 5 поступают на входы ДБ 6. Комбинации выходов ДБ 6, соответству-ющие правильным словам языка передачи , опознаются элементами И 10, затем через элемент ИЛИ 7 поступают на 3-й вход процессора 2 в качестве сигнала наличия ошибок в слове. Если сигнал опознания слова-на выходе элемента ИЛИ 7 равен I, то слово передается процессором 2 в Р 4 без коррекции . Если этот сигнал отсутствует, то производится .оценка близости слова эталонным словам параллельно во всех УКПИ 9. Если оценка превышает заданный порог, то вырабатывается сигнал Захват. Затем осуществляется коррекция по сигналу Запрос с процессора 2. Цель достигается введением Р 5, ДБ 6, элемента ИЛИ 7, генератора 8 и УКПИ 9. 1 ил. i (Л ю 4 3 00 сд
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
„„SU„„12414
А1 (51) 4 Н 03 М 13/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3723024/24-09 (22) 05.04 ° 84 (46) 30.06.86. Бюл. У 24 (72) А.С.Долгополов (53) 621.391.176 (088.8) (56) Бородин Л.Ф. Введение в теорию помехоустойчивого кодирования. М.:
Сов.радио, 1968, с. 153. (54) УСТРОЙСТВО КОРРЕКЦИИ ОШИБОК (57) Изобретение относится к технике связи. Сокращается время коррекции ошибок типа замещений, вставок и выпадений букв произвольной кратности в словах над произвольным алфавитом.
Устройство содержит регистр (P) 1 входного слова, процессор 2, блок памяти 3, Р 4 выходного слова, Р 5 реверсивного сдвига, m дешифраторов букв (ДБ) 6, элемент ИЛИ 7, генератор импульсов 8 и m узлов контроля принимаемой информации (УКПИ) 9, состоящих каждый из m элементов И 10, m блоков оценки 11 и m блоков захвата запросов процессора 12. Процесс сор 2 загружает слово в P 5. Выходы разрядов P 5 поступают на входы ДБ 6.
Комбинации выходов ДБ 6, соответству-ющие правильным словам языка передачи, опознаются элементами И 10, затем через элемент ИЛИ 7 поступают на
3-й вход процессора 2 в качестве сигнала наличия ошибок в слове. Если сигнал опознания слова на выходе элемента ИЛИ 7 равен 1, то слово передается процессором 2 в P 4 без коррекции. Если этот сигнал отсутствует, то производится оценка близости слова эталонным словам параллельно во всех УКПИ 9. Если оценка превышает заданный порог, то вырабатывается сигнал "Захват". Затем осуществляется коррекция по сигналу "Запрос" с процессора 2. Цель достигается введением P 5, ДБ 6, элемента ИЛИ 7, генератора 8 и УКПИ 9. 1 ил.
41485 2 устройство коррекции ошибок работает следующим образом.
Процессор 2 загружает слово у в регистр 5, каждый разряд которого принимает одну букву слова„ а число разрядов равно m + 2, где Р— максимальная кратность ошибок типа вставка и выпадение, которые должны корректироваться устройством. Слово у загружается в разряды 1. .. Iyl, где
lуl — длина у, в.прочие разряды загружается символ "Пробел", считаю,щийся буквой алфавита. Выходы разря— дов 1, ..., ш регистра 5 поступают на входы m дешифраторов 6, комбинации выходов которых, соответствующие пра. вильным словам языка передачи, опоз;нают ш элементами И 10. Выходы последних через элемент ИЛИ 7 поступают на третий вход процессора 2 в качестве сигнала наличия ошибок в слове у. Если выход элемента ИЛИ 7 равен единице, то слово у передает- . ся процессором 2 в выходной регистр 4 без коррекции. Если сигнал опознания слова на выходе элемента
KIH 7 отсутствует, производится оцен ка близости слова у эталонным словам х = m блоками 11 параллельно
1 во всех m узлах 9 ш блоков 11, в которых оценка превышает заданный порог k, вырабатывает сигнал "Захват",,поступающий на второй вход ш блоков 12.
1 12
Изобретение относится к технике связи и может быть использовано для коррекции ошибок человека-оператора, передающего информацию на произвольном, в том числе естественном языке, Цель изобретения — сокращение времени коррекции ошибок типа замещений, вставок к выпадений букв произвольной кратности в словах над произвольным алфавитом.
На чертеже представлена структурная электрическая схема предлагаемого устройства коррекции ошибок.
Устройство коррекции ошибок содержит регистр 1 входного слова, процессор 2, блок 3 памяти, регистр
4 выходного слова, регистр .5 реверсивного сдвига, m дешифраторов 6 букв, элемент ИЛИ 7, генератор 8.импульсов, m узлов 9 контроля принимаемой информации, каждый из которых содержит m элементов И 10 m блоков
11 оценки и m блоков 12 захвата запросов процессора.
После процедуры оценки производится процедура коррекции, в которой участвуют только те слова х, для
1 которых превышает порог k . Процес-! сор 2 посылает по шестому выходу сигнал "Запрос", проходящий последовательно по m блокам !2. Последние, на втором входе которых установлен сигнал "Захват", блокируют распространение сигнала Запрос", вырабатывают через второй выход снгL нал выборки из блока 3 соответствую. щего буквенного кода слова х, который передается в процессор 2 через !
5 его второй вход, и переходят в состояние, предотвращающее повторный захват сигналов Запрос".
Для каждого. поступившего в процессор 2 слова х вычисляется метриJ
20 ка по следующем алгоритму, Шаг 1. Строится матрица А, столбцы которой соответствуют позициям слова х, а строки — у, причем
d;> — — О, если z-ая буква у и j-ая
25 буква х совпадают иначе Й" = 1.
1)
Шаг 2. Вводятся элементы d u
14!Ф 1 !х!+ 1 00 4!м !)()+f
Шаг 3. Для i = l,...р 1у + 1;
3 = ю ° ° ° l xl + вычисляются операторы
30 1„. 1, о, =a, tminj,) . i jz 1 !1 (!)
ij
1 i
1 а1
Шаг 4. йIÄ 4) . = й)4!„
Если вычисленное значение метрики d(x 4) меньше текущего, то процессор 2 загружает слово х в регистр 4. Сигнал "Запрос" посылается до тех пор, пока он не возвращается на четвертый вход процессора 2, что служит сигналом конца коррекции.
Формула изобретения
Устройство коррекции ошибок, со-. держащее последовательно соединенные регистр входного слова, процессор и регистр выходного слова, а также блок памяти, группа выходов которого подключена к второй группе входов процессора, причем группа входов регистра входного слова является входами устройства, а группа выходов регистра выходного слова является выходами устройства, о т л и ч а ю— щ е е с я тем, что, с целью сокращения времени коррекции ошибок типа замещений, вставок и выпадений букв
12414
Составитель О.Константинова
Техред О.Гортвай
Корректор Л.Пилипенко
Редактор С.Лисина Заказ 3614/56 Тираж 816
ВНИЙПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб. д.4/5
Подписное
Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 произвольной кратности в словах над произвольным алфавитом, в него, введены генератор импульсов, последовательно соединенные регистр реверсивного сдвига, }}} дешифраторов букв, узлов контроля принимаемой информации и элемент ИЛИ, выход которого подключен к третьему входу процессора, вход генератора импульсов подключен к второму выходу процессора, }(} а выход — к первому входу каждого из узлов контроля принимаемой информации, второй, третий, четвертый и пятый входы которых подключены собтветственно к третьему, четвертому, пятому и шестому выходам процессора, седьмая группа. выходов и восьмой выход которого подключены соответственно к первой группе входов и второму входу регистра реверсивного сдвига, причем объединенные шестой и седьмой, и .объединенные восьмой и девятый входы }}} узлов контроля принимаемой информации подключены к соответствующим выходам соответствую}цих }}} дешифраторов букв, причем первый выход каждого из m узлов контроля принимаемой информации подклю:чен к четвертому входу процессора, второй выход каждого из m узлов конт-85. 4 роля принимаемой информации подключен к входу блока памяти, причем каж дый из ш узлов контроля. принимаемой информации состоит нз It} элементов И, m блоков оценки и m блоков захвата запросов процессора, при этом входы
m элементов И,,первые входы m блоков оценки и первый вход m блоков захвата запросов процессора являются соответственно шестым,. восьмым, седьмым, девятым и пятым входами каждого из ltI узлов контроля принимаемой информации, причем. второй, третий, четвертый и пятый входы m блоков оценки являются соответственно первым, вторым, третьим и четвертым входами каждого из ш узлов контроля принимаемой информации, выход каждого s It} блоков оценки подключен к второму входу каждого из m блоков захвата запросов процессора, первый выход каждого из которых является .". первым выходом каждого из m узлов контроля принимаемой информации, а второй выход является вторым вь}ходом каждого ш из узлов контроля принимаемой информации, выход каждого из m элементов И является третьим выходом ш узлов контроля принимаемой информации.
