Устройство для формирования сигнала управления с оптимальными коэффициентами обратной связи

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (SD 4 С 05 В 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ,с

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР пО делАм изОБРетений и ОткРытий (21) 3785798/24-24 (22) 29.08.84 (46) 07.07.86, Бюл. Ф 25 (72) В.С. Пешков (53) 62-50(088.8) (56) Авторское свидетельство СССР

Р 650053s кл. G 05 В 17/00, 1979.

Квакернаак Х. и Сиван Р. Линейные оптимальные системы управления. — И,:

Мир, 1977, с. 253. (54) УСТРОЙСТВО ДЛЯ ФОРИИРОВАНИЯ СИГ-

НАЛА УПРАВЛЕНИЯ С ОПТИИАЛЬНЫИИ КОЭФФИЦИЕНТАМИ ОБРАТНОЙ СВЯЗЙ (57) Изобретение относится к системам автоматического управления и может быть использовано для формирования коэффициентов обратной связи и соответственно сигнала управления многорежимными объектами, описываемыми для каждого режима системой линеаризованных дифференциальных уравнений произвольного порядка, Целью изобретения является повышение быстродействия формирования оптимальных коэффициентов обратной связи и соответственно последующего формирования сигнала управления. Цель достигается за счет реализации специальной стратегии управления, позволяющей свести задачу формирования оптимального управления к решению системы линейных дифференциальных. уравнений с последующим простым функциональным вычислением матричного коэффициента обратной связи. Устройство содержит

„„SU„„12429 3 A i пульт управления, соединенный с двумя блоками интеграторов. К первому из блоков интеграторов подключен параллельно первый умножитель, второй вход которого соединен с первым блоком памяти. Выход первого блока ин теграторов связан с одним из входов второго умножителя, к второму входу которого подключен второй блок памяти. Выходы первого и второго блоков интеграторов подключены к входам соответствующих умножителей — шестого и четвертого, вторые их входы соединены между собой и подключены к выходу третьего умножителя, входы ко торого соединены с выходами третьего блока памяти и второго блока интеграторов ° Выход четвертого умножителя соединен с сумматором, к которому подключен также четвертый блок памяти, а выход сумматора через форми-" рователь обратного сигнала соединен с входом пятого умножителя. На выходе пятого умножителя установлен блок инверторов. Изобретение, в частности, позволяет посредством изменения одного параметра — величины отрезка времени в критерии — быстро изменять характер и интенсивность управляющего воздействия в зависимости от изменения номинального режима работы объекта управления, что имеет важное значение для практики построения систем автоматического управления многорежимными объектами, 2 ил.

1 1

Изобретение относится к системам автоматического управления и может быть использовано для форьп1рования коэффициентов обратной связи и соответственно сигнала -управления многорежимными объектами, описываемыми для каждого режима системой линеаризованных дифференциальных уравнений произвольного порядка.

Цель изобретения - повышение быстродействия формирования оптимальных .коэффициентов обратной связи и соответственно последующего формирования сигнала управления.

Цель изобретения достигается за счет реализации специальной стратегии управления, позволяющей свести задачу формирования оптимального управления к решению системы линейных дифференциальных уравнений с последующим простым функциональ11ым вычислением матричного коэффициента обратной связи.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2— пример схемы моделирования.

Устройство содержит первый блок 1 интеграторов, шесть умножителей

2-7, четыре блока 8-11 памяти, блок

12 инверторов, сумматор 13, пульт

14 управления, второй блок 15 интеграторов и формирователь 16 обратной величины, Выход пульта 14 управления подключен к управляющему входу первого блока 1 интеграторов, выход которого через первый умножнтель 2 соединен со своим входом и с первым входом второго умножителя 3, вторые входы первого 2 и второго 3 умножителей подключены к выходам первого 8 и второго 9 блоков памяти. Вход второго блока 15 интеграторов подключен к выходу второго умножителя 3, управляющий вход — к выходу пульта управления, а выход — через последовательно соединенные третий 4, четвертый 5 умножители, сумматор 13, формирователь 1б обратной величины и пятый умножитель б подключен к нходу ,блока 12 инверторон, выход. первого блока 1 интеграторов через шестой умножитель 7 соединен с вторым входом пятого умножителя б, вторые входы третьего 4 и четвертого 5 умножителей подключены к выходам третьего блока 10 памяти и второго блока 15 интеграторов соответственно, второй вход сумматора 13 подключен к выходу четвертого блока 11 памяти, а второй

242913 вход шестого умножителя 7 соединен с выходом третьего умножителя 4.

Устройство работает следующим образом.

В блоке 8 памяти хранятся коэф81ициенты (п х n) матрицы А, а в блоке памяти 9 - коэффициенты (п x m) матриць1 В, определяющие модель динамики объекта упранления, описываемого системой линеаризованных дифференциальных уравнений . х (1) =Ах (С) +BV (t), х(1.о)=хо, t . ta, где x(t) — (п х 1) — вектор состояния системы;

V(t) — (ш х 1), - вектор управления, 20

Уравнения системы (1) представлены в отклонениях от номинального режима, так что, как это принято, требуемое состояние равновесия является

25 нулевым: х=О,О=О. Мерой отклонения системы (1) от х=О, 00 принимается величина следующей квадратичной формы:

Q(t) (t) Vx(t)+U"(t) RU(t), (2) .ЗО где У,R — - неотрицательно определенные симметричные весовые матрицы, размерностью (n х n) и (m y. m), которые хранятся в блоках !0 и 11 памяти. Формирование векторного сигнала управления U(t) основывается на специальной стратегии управления, заключающейся в том, что в каждый момент времени t выбирается такое управление U(t), чтобы в случае его фиксации в течении некоторого отрезка времени Т мера отклонения (2) в момент времени 1:+Т достигала минимума, т.е ° чтобы

Q(t+T) =х (t+T) Mx(t+T)+UT(p) Rvg)ш2.11 я 1 () сОпя t 9 C It ф t+T) е (3)

При этом управление U может по времени изменяться с произвольной дискретностьюЬ t

12429 нирующему полюсу разомкнутого объек-. та из условия

Если система в момент времени t .находится в состоянии x(t), то через отрезок времени Т, т.е. в момент времени t+T, система (1) переходит в состояние, при условии U(t ) =const, t0

ЬЬГС. +Т):

13 4 в котором с помощью параметра Т, а также с помощью матриц W и R, осуществляется оперативное изменение качества управления при изменении режимов работы объекта.

Формирование матрицы С1 (t) реализуется с помощью блока интеграторов

1 и блоков 2 и 8, которые осуществляют решение матричного дифференциального уравнения (Ч ) = А P () (10) x(t+T) ф(Т) x(t)+H(T) 0(C), fGEt, t+T), (4) 1 где ф (Т) ехр(А i ), Н(Т) J ехр(А )ВЙ=Г f ехр(АЦЙ.) В. (5) 20 о о

В случае, когда рассматриваемая мера отклонения g(t+T) минимальна, производная квадратичной формы по вектору равна .нулю. В соответствии с правилами дифференцирования квадратичных форм по параметру имеем:

+(R +R)U(t) 0. (6) В силу (4) и симметричности матриц W, R имеем

35 — Н (Т) т г

W +W=2W, R +R=2R (7) 40

Подставляя соотношение (7) в (б) с учетом равенства (4), получаем

2Н (Т) WECP(T) x(t)+H(T) U(t)) +2RU(t) -О, откуда получаем искомый закон управления

U(t) (H (T)WH(T)+R) H (T) 1 Ч (Т)х (} (8)

Таким образом получен закон управления (8) в форме обратной связи с постоянными настройками:

U(t)=F х (t)

r =-(Н (Т) WH(T)+К)Ъ (Т) ЪЛ (Т) (9) — (W +W) x(t+T)+ 30

bQ(t+T) аГх" (+т)) r

U -3U с начальным условием Ф (O) Z, .где Zeg zzwzag матрица. Решение уравнения (10) имеет вид Р (i) =ехр(АL) . (11)

Формирование матрицы H(t) осуществляется с помощью блока .15 интеграторов и блоков 3 и 9, которые реализуют решение матричного уравнения

H(t) = f+ (7) B4L ехр(А -) Вс1 .(12) о о с нулевыми начальными условиями.

С пульта 4 управления по команде ."Исходное положение" осуществляется сброс интеграторов 1 и 15 и установка начальных условий. По команде

"Пуск" осуществляется процесс интегрирования и через. время Т по команде

"Останов".осуществляется остановка процесса интегрирования и фиксация результата, т.е. в соответствии с (11) и (12) формирование матриц 9>(T) и Н(Т).

Функциональное вычисление матричного коэффициента обратной связи F в. соответствии с соотношением (9) осуществляется блоками 4-7, 10-13 и

16 -следующим образом. После команды

"Пуск" текущие значения Р(t) и H(t) поступают на входы умножителей 3, 4 и 6. На выходе умножителя 4 форми-. руются сигналы, пропорциональные т

Н (t) W, на выходе умножителя 7

Н (t) Иф(t), на выходе умножителя 5

Н (t) WH(t), на выходе сумматора 13—

Н (t) WH(t)+R, а на выходе формирователя 16 обратной величины формируется сигнал 1. Нт() W H(t)+R3 ". В результате этого после перемножения сигналов блоков 7 и 16 умножителем 6 на выходе блока 12 инверторов формируется текущий матричный коэффициент обратной связи. Через интервал времени Т

3 12429 по команде "Останов" с пульта 14 уп равления после прекращения переходI / ных процессов, обусловленных инерционностью блоков 4-7, 10-13, 1б и

12, на выходах блока 12 инверторов «к (t) устанавливаются коэффициенты F об-. ратной связи в соответствии с соотношением (9).

Формирование команд управления блоком 14 и реализация процесса интегрирования может быть выполнено, например, по типу любой серийной аналоговой вычислительной машины, т.е. на интегрирующих усилителях с коммутацией режимов работы ("Исходное положение" — установка начальных условий, "Пуск", "Останов" ). При этом функции блоков 2„8 и 3,9 сводятся к установке соответствующих постоянных коэффициентов передач по входам обычных интеграторов на операционных усилителях, что позволяет реализовать процесс интегрирования в реальном или в ускоренном масштабе времени. 25

На фиг. 2 приведен пример схемы моделирования уравнений (10) и (12) 13 Ь для объекта второго порядка (п=2, m=1):

А1 А х ()

В 4

U(e), Ад А т хт () - (13) Иц И г г HII (T) Hgq (Т)) . = Н«(T Ню +Hûn (T)Wx НН (T)We +Ha< (Т)Нга)

14И 1 122. т,е, необходимо не более (так как обычно матрица M диагональная и

N

Изобретение, в частности, позволяет посредством изменения только одного параметра — величины отрезка времени Т в критерии (3), быстро изменять характер и интенсивность

I управляющего воздействия в зависимости от изменения номинального режима работы объекта управления, что имеет важное значение для практики построения систем автоматического управления многорежимными .объектами.

Формула из обретения5

Устройство для формирования сигналов управления с оптимальными коэфОбозначения А ., А1, ..., В1, Во соответствуют коэффициентам передач по соответствующим входам интеграторов и равны соответствующим коэффициентам модели объекта (13) при моделировании в реальном масштабе времени,. При моделировании в иком масштабе времени (ускоренном или замедленном) и .для согласования электрических переменных" и физических величин необходимо произвести соответствующее, масштабирование.

Операции матричного умножения блоками 5-7 реализуются с помощью серийньгс микросхем обычного умножения и сумматоров. Например, для системы (13) умножитель 4 выполняет следующие операции:

I (рициентами обратной связи, содержащее первый блок интеграторов, умножители, два блока памяти, блок инверторов, сумматор и пульт. управления, выход которого подключен к уттравляющему входу первого блока интеграторов, выход которого через первый умножитель соединен со своим входом М вЂ” т с первым входом второго умножителя, а вторые входы первого и второго умножите)тей подкпючены к выходам первого и второго блоков памяти соответственно, о т л н ч а ю щ е е с я тем, что, с целью повьппения быстродействия устройства, в него введены дополнительно четыре умножителя, второй блок интеграторов и формирователь обратной величины, причем вход второго блока интеграторов подключен к выходу второго умножителя, управляющий вход — к выходу пульта управления, а выход второго блока интеграторов через последовательно соединенные третий умножитель, четвертый умножитель, сумматор, формирователь обратной величины и пятый умножитель подключен к входу блока ин2913 8 блока интеграторов соответственно, второй вход сумматора подключен к выходу четвертого блока памяти, а второй вход шестого умножителя сое5 динен с выходом третьего умножителя.

124 верторов, выход первого блока интег-. раторов через шестой умножитель соединен с вторым входом пятого умножители, вторые входы третьего и четвертого умножителей подключены к выходам третьего блока памяти и второго

1242913

Составитель В. Титов .

Техред N. Ходанич

Корректор М. Максимишинец

Редактор Е. Папп

Тираж 836 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д. 4/5

Заказ 3704/46

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4