Устройство управления прерываниями

 

Изобретение относится к вычислительной технике и может быть применено в многопрограммных, многопроцессорных системах. Цель изобретения - упрощение устройства. Это достигается за счет введения в устройство блока выделения наименьшего приоритета, элемента сравнения и группы элементов И с соответствующими функциональными связями между ними и известными блоками устройства . Устройство обслуживает систему из п источников запросов (процессоров ), в которой одновременно может обрабатываться произвольное множество задач (программ). 2 з.п. ф-лы, 3 ил. 1C 4ib 1C СО 4а 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

SU 1242

А1

1511 4 G 06 F 9/46

Iy

gpss . зг д у

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

13, „13

ШЛИЮТЕМ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3419856/24-24 (22) 09.04. 82 (46) 07.07.86. Бюл. 11 - 25 (72) Л.М. Сергейчук, Я.С. Парамуд и Б.П. Осидач (53) 681.325(088.8) (56) Патент США Ф 3421150, кл. G 06 У 9/46, )969.

Авторское свидетельство СССР

Р 670937, кл. G 06 F 15/16, 1979. (54) УСТРОЙСТВО УПРАВЛЕНИЯ ПРЕРЫВАНИЯМИ (57) Изобретение относится к вычислительной технике и может быть применено в многопрограммных, многопроцессорных системах. Цель изобретения — упрощение устройства. Это достигается за счет введения в уст.— ройство блока выделения наименьшего приоритета, элемента сравнения и группы элементов И с соответствующими функциональными связями между ними и известными блоками устройства. Устройство обслуживает систему из п источников запросов (процессоров), в которой одновременно может обрабатываться произвольное множество задач (программ). 2 з.п. ф-лы, 3 ил.

Изобретение относится к вычислительной технике и может быть применено, в частности, в многопрограммных, многопроцессорных системах.

Цель изобретения — упрощение устройства, На фиг. 1 показана схема устройства управления прерываниями; на фиг. 2 — схема блока выделения наименьmего приоритета; на фиг. 3

f схема блока приоритетного выбора запросов.

Устройство управления прерываниями содержит (фиг. 1) блок 1 приоритетного выбора запросов, регистр 2 заполненных очередей, блок 3 опре-, деления старшей единицы, блок 4 выделения наименьшего приоритета, схему 5 сравнения и группу 6 элементов И. Входы блока 1 соединены с входами 7 запросного слава устройства. Первая группа выходов блока

1 подключена к входам установки в

"0", а вторая группа выходов — к входам установки в "1" соответствующих разрядов регистра 2 заполненных очередей. Устройство имеет также выход 8. Выход регистра 2 соединен с входом блока 3 определения старшей единицы, выход которого подключен к выходу наиболее приоритетной непустой очереди устройства и к первому входу схемы 5 сравнения. Второй вход схемы 5 сравнения соединен с первым выходом блока 4 выделения наименьшего приоритета, а выход подключен к первым входам элементов И группы 6.

Вторые входы, элементов И группы 6 соединены с соответствующими выходами блока 4, а выходы подключены к соответствующим выходам 9 устройства. Входы блока 4 соединены с соответствующими входами 10 текущего приоритета устройства.

Блок 1 приоритетного выбора запросов (фиг. 2) содержит группу

ll из и триггеров, где и количество запросов, коммутатор

12, элемент И-НЕ 13, элемент

14 задержки, дешифратор 15 и группу

16 элементов И-HE. Первые входы элементов И-НЕ группы 16 соединены с входом старшего разряда соответствующих входов 17 блока, вторые входыс входом элемента 14 задержки, выходом элемента ИЛИ-НЕ 13 и стробирующим входом дешифратора 15, входы элемента ИЛИ-НЕ 13 подключены к пря1242948

20 оритета (фиг. 3) содержит и счетразом.

5 !

О !

55 мым выходам соответствующих триггеров 11 и к соответствующим управляющим входам коммутатора 12, информационные входы которого соединены с входами младших разрядов соответствующих входов 17 блока. Выход элемента 14 задержки подключен к входам установки в "0 триггеров 11.

Вход установки в "1" триггера llj, где )=:1, 2,..., и, соединен с выходом элемента И-НЕ 16j и с (j+2) ми

1 входами остальных (n-j, элементов

И-НЕ группы 16. Выход коммутатора

12 подключен к информационному входу дешифратора 15. Четные и нечетные выходы дешифратора !5 подключены соответственно к первой и второй группам выходов .18 блока.

Блок 4 выделения наименьшего причиков 19, коммутатор 20, элемент

21 задержки, элемент ИЛИ 22, генератор 23 тактовых импульсов.

Вычитающий вход счетчика 19j (j=l, 2, ..., и) соединен с i-м выходом генератора 23 тактовых.импульсов, а информационный вход соединен с входом 24j блока и с )-м информационным входом коммутатора

20. Выход заема счетчика 19j подключен к 1-му управляющему входу коммутатора 20, к )-му входу элемента

ИПИ 22 и к выходу 25,! блока. Выход элемента ИЛИ 22 соединен с входом пуска генератора 23 и с входом элемента 21 задержки, выход которого подключен к входам записи счетчиков

19. Выход коммутатора 20 соединен с выходом 26 блока 4 выделения наи-. меньшего приоритета.

Устройство работает следующим об-.

Устройство обслуживает систему из и источников запросов (процессоров), в которой одновременно может обрабатываться произвольное множество задач (программ). С течением времени количество задач в системе изменяется: при необходимости извне через каждый процессор в .систему может поступать новая задача (множество увеличивается), после решения задача выбывает из системы (множест:во уменьшается). Каждой вновь поступившей в систему задаче присваивается определенный приоритет (возможно присвоение одинакового приоритета нескольким задачам). Па мере поступления задач для каждого из возможных значений приоритета в системе формируется очередь на обработку.

При этом часть очередей может быть пустой, если в текущий момент в системе отсутствуют задачи с данными приоритетами.

Каждый из процессоров может обрабатывать любую из задач. При этом процессору присваивается приоритет решаемой задачи (текущий приоритет).

Кроме того, каждый из процессоров имеет свой, независящий от решаемых задач, постоянный приоритет (допустим; для первого процессора — наивысший, для п-го — наименьший), Распределение программ по процессорам с помощью предлагаемого устройства осуществляется следующим образом. При постановке задач на очередь в устройство по одному из входов 7 на вход блока 1 приоритетного выбора запросов поступает запросное слово. При отработке поступившего запроса блок 1 устанавливает в единицу один из разрядов регистра 2 заполненных очередей.

Разрядность регистра 2 равна максимальному числу возможных текущих приоритетов в системе. Если при снятии задачи с очереди очередь окажется пустой, то на вход 7 поступает залросное слово, при отработке . которого блок 1 обнуляет соответствующий этой очереди разряд регистра 2. Таким образом, наличие непустых очередей задач в системе отражается единичным состоянием разрядов регистра 2.

Если на вход 7 устройства одновременно поступает несколько запросов, то в блоке 1 первым обрабатывается запрос процессора, имеющего более высокий постоянный приоритет.

С выхода регистра 2 код поступает на вход блока 3 определения старшей единицы, где преобразуется в код номера приоритета непустой очереди с наивысшим приоритетом. Этот код поступает на вход схемы 5 сравнения и на выход 8 устройства. На второй .вход схемы 5 сравнения поступает код наименьшего текущего приоритета, вырабатываемый блоком 4.

На вход блока 4 с входа 10 устройства поступают коды текущего приоритета процессоров ° Блок 4 пропускает на вход схемы 5 только код, со1242948

l0

25. 30 которого используется для стробиро-. вания дешифратора 15, для запрета

50 ответствующий наименьшему текущему приоритету, и вырабатывает на одном из выходов стробирующий сигнал. Если наименьший код текущего приоритета поступает по входу 10,1, то стробирующий сигнал поступает на вход эле— мента И 6J. Если наименьший код текущего приоритета окажется на нескольких входах 10, то стробирующий сигнал поступает на вход того элемента И 6, выход которого соединен с входом процессора с наименьшими постоянными и текущим приоритетами.

В случае, когда код на выходе блока 2 окажется больше кода на выходе схемы 5, появляется сигнал логической "1", который поступает на входы элементов И 6 и разрешает прохождение стробирующего сигнала с одного из выходов блока 4 на выход 9 прерывания устройства. По этому сигналу процессор с наименьшим текущим приоритетом прекращает обработку текущей задачи и начинает обработку новой задачи с более высоким приоритетом. Код очереди, где находится новая задача, поступает с выхода 8 устройства. При этом процессор производит постановку старой задачи на очередь и снимает с очереди новую задачу с выставлением соответствующих запросов на входе 7 устройства.

Блок 1 приоритетного выбора запросов работает следующим образом.

По одному из входов 17) блока поступает код запроса. Старший разряд кода приходит на вход элемента

И-НЕ группы 16, а младшие разряды— на 1-й информационный вход коммутатора 12. Выходной сигнал элемента

И-.НЕ 16) устанавливает в единичное состояние соответствующий триггер

11). Сигнал с прямого выхода триггера 111 поступает íà j†- и управляющий вход коммутатора 12 и разрешает прохождение младших разрядов кода запроса через коммутатор 12 на информационный вход дешифратора 15.

Этот же сигнал поступает на вход элемента ИЛИ-НЕ 13, выходной сигнал нового запроса на элементы И-НЕ 16, а также задерживается элементом 14 задержки на время, необходимое для отработки запроса, и сбрасывает триггеры ll в нулевое состояние.

1242948

10

При появлении стробирующего сигнала на одном из выходов дешифратора 15 появляется сигнал. Сигнал на четных выходах дешифратора используется для установки определенных разрядов регистра 2 заполненньгх очередей в единичное состояние, на нечетных выходах — в нулевое состояние.

При одновременном появлении запроса на нескольких входах 17 блока на вход триггера 11 поступает сигнал только с выхода элемента И-НЕ 16,1 с меньшим 1, т.е. отрабатьгвается запрос с большим приоритетом.

Блок 4 вьделения наименьшего приоритета работает следующим образом.

Коды текущих приоритетов, среди которых необходимо вьделить наименьший, поступают с входов 24 блока на входы соответствующих вычитающих счетчиков 19 и информационные входы: коммутатора 20. Па выходному сигналу элемента 21 задержки в счетчики

19 заносятся входные коды текущих приоритетов. Сигналы заема на выходах На выходе элемента ИЛИ 22 устанавливается сигнал логического "0", который разрешает формирование на выходах генератора 23 сдвинутых во времени импульсов. Сигнал на выходе элемента

21 задержки исчезает и счетчик 191, в котором находится код наименьшего приоритета, первым достигает состояния нуля. Тогда на его выходе вырабатывается сигнал заема, который пав ступает на соответствующий управляющий вход коммутатора 20 и разрешает прохождение через коммутатор 20 на выход 26 блока кода наименьшего приоритета, сопровождая его импульсом на вьгходе 25,1. Этот же сигнал через элемент ИЛИ 22 поступает на входы элемента 21 задержки и генератора 23. Генератор 23 прекращает формирование выходных импупьсов.

Через некоторое время на выходе элемента 21 задержки снова появляется сигнал, и блок начинает работу сначала.

Формула изобретения

1. Устройство управления прерываниями, содержащее блок приоритетного выбора запросов, регистр заполненных очередей, выход которого

55 соединсн с входом блока определения старшей единицы, выход которого сое,цинен с выходом наиболее приоритетной непустой очереди устройства, j-é вход блока приоритетного выбора запросов (1=1...n, где п — количество запросов ) соединЕн с — м входом запросного слова устройства, о т- л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит,блок выделения наименьшего приоритета, схему сравнения и группу и элементов И, вьгхады которых подключены к выходам прерывания устройства соответственно, первые входы п элементов И группы соединены с выходом схемы сравнения, первый вход которой соединен с выходом блока определения старшей единицы, а второй входс первым выходом блока выделения наименьшего приоритета, i-й выход которого (=:2...11+1) подключен к второму входу J-го элемента И группы, 1-й вход блока вьделения наименьшего приоритета подключен к 1-му входу текущего приоритета устройства, первая и вторая группы выходов блока приоритетного выбора запросов подключены соответственно к входам установки в "О" и в "1" k-го разряда

k=1...m, где m — количество градаций приоритета регистра заполненггьгх очередей.

2. Устройство по п. 1, о т л и— ч а ю m е е с я тем, что блок вьделения наименьшего приоритета содержит и счетчиков, коммутатор,.элемент зацержки, элемент ИЛИ, генератор тактовых импульсов, причем j — и выход, генератора тактовых импульсов подключен к вычитающему входу 1-1 о счетчика, информационный вход которого соединен с 1-м входом блока выделения наименьшего приоритета и с 1-м информационным входом коммутатора, j — и управляющий вход которого соединен с выходом заема j-го счетчика, с $-м вхо,цом элемента ИЛИ и подключен к -му выходу блока вьделения наименьшего приоритета, первый выход которого соединен с выходом коммутатора, выход элемента ИЛИ подключен к входу пуска генератора тактовых импульсов, а через элемент задержкик входам записи и счетчиков.

3. Ус.тройство по п. 1, о т л и ч а ю щ е е с я тем, что блок приоl?42948 ритетного выбора запросов содержит группу и триггеров, коммутатор, элемент ИЛИ-НЕ, элемент задержки, дешифратор и группу п элементов И-НЕ, причем первый вход )-го элемента И-НЕ группы соединен с входом старшего разряда-)-го вхбда блока, второй вход-с входом элемента задержки и с выходом элемента ИЛИ-НЕ, )-й вход которого соединен с прямым выходом g-го триг10 гера группы и с J — м управляющим входом коммутатора, )-й информационный вхоД которого соединен с входами младших разрядов )-го входа блока соответственно, выход коммутатора

15 подключен к информационному входу дешифратора, стрббирующий вход которого соединен с выходом элемента

ИЛИ-НЕ, выход элемента задержки соеи н. динен с входом установки в О триги f1 геров группы, вход установки в 1 которого соединен с выходом J-ro элемента И-НЕ группы, выход р-ro (p=I...n-l) элемента И-НЕ группы соединен с (р+2)-ми входами всех последующих элементов И-НЕ группы, четные и нечетные выходы дешифратора подключены соответственно к первой и второй группам выходом блока.

12429li8

1242948

Составитель Л. Сергейчук

Редактор И. Николайчук Гехред О.Гортвай Корректор А. Зимокосов

Заказ 3706/48 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4