Устройство задержки сигнализации

 

Изобретение может быть использовано в системах контроля и обработки информации. Цель изобретения - повышение помехоустойчивости сигнализации . Устройство содержит репе 1 .времени. Достижению поставленной цели способствует введение в устройство двух инверторов 2 и 3, четьфех элементов И 4-7, элемента ИЛИ 8, триггера 9, входного усилителя 10 и образование новых связей между элементами устройства. В описании даны временные диаграммы работы устройства . 2 ил. Ю 00 Фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„243112

А1 (51) 4 Н 03 К 5/13 и (нцкщ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21), 3660678/24-2 1 (22) 05. 11.83 (46) 07.07.86. Бюл. N 25 (72) К.М.Абэианидзе, Ю.Н.Власов и Ю.П..Сиволодский (53) 621.374 (088.8) (56) Колкунов Ю.И., Власов Ю.Г., Клебанов Р.А., Огибин М.А. Комплекс систем автоматизации транспортных судов. Л.: Судостроение, 1975, с. 26-30. (54) УСТРОЙСТВО ЗАДЕРЖКИ СИГНАЛИЗАЦИИ (57) Изобретение может быть использовано в системах контроля и обработ ки информации. Цель изобретения— повышение помехоустойчивости сигнализации. Устройство содержит реле 1 времени. Достижению поставленной цели способствует введение в устройство двух инверторов 2 и 3, четырех элементов И 4-7, элемента ИЛИ 8, триггера 9, входного усилителя 10 и образование новых связей между элементами устройства. В описании даны временные диаграммы работы устройства. 2 ил.

1243112

1О

ЗО

Изобретение относится к электронной технике и автоматике и может быть использовано в системах контроля и обработки информации.

Целью изобретения является повышение помехоустойчивости сигнализации.

На фиг. 1 изображена функциональ ная схема устройства, на фиг. 2 временные диаграммы его работы.

Устройство задержки сигнализации содержит реле 1 времени, первый 2 и второй 3 инверторы„ первый 4, второй 5, третий 6, четвертый 7 элементы И, элемент ИЛИ 8, триггер 9 и выходной усилитель 10, причем выходная шина устройства подключена к входу 11 первого инвертора 2, выход 12 которого подключен к второму входу 11 первого инвертора 2, выход

12 которого подключен к второму входу 13 четвертого элемента И 7, к первому входу 14 второго элемента И

5 и к входу 15 второго инвертора 3, выход 16 которого соединен с первым входом 17 третьего элемента И б и с вторым входом 18 первого элемента И

4, первый вход 19 которого соединен с инверсным выходом 20 триггера 9, выход 2 1 первого элемента И 4 подключен к первому входу 22 элемента

ИЛИ. 8, второй вход 23 которого соединен с выходом 24 второго элемента

И 5, выход 25 элемента ИЛИ 8 подключен к входу 26 реле 1 времени, выход

27 которого соединен с вторым входом

28 третьего элемента И 6 и первым входом 29 четвертого элемента И 7, при этом выход 30 четвертого элемента И 7 соединен с нулевым входом 31 триггера .9, единичный вход,32 которого подсоединен,к выходу 33 третьего элемента И 6, а прямой выход 34 триггера 9 соединен с вторым входом

35 второго элемента И 5 и с входом

36 выходного усилителя 10, выход 37 которого включен в, цепь светозвуковой сигнализации.

Принцип действия устройства заключается в том, что из последовательности сигналов логических "0" и тт и

1 на входе предлагаемого блока на его выход проходят только те сигналы, длительность которых больше установленного времени задержки. 7ем самым как случайные, так и периодические,. сигналы логического "0" или "1", по длительности меньшие, не вызывают изменения сигнализации.

Устройство работает следующим образом.

В исходном состоянии, когда на входе 11 первого инвертора 2 присутствует сигнал логического "0". то с выхода 12 первого инвертора 2 снимается сигнал логической "i,, на вход

15 второго инвертора 3, вход 14 второго элемента И 5 и вход 13 сигналом логического "0." производится запирание по входу 18 первого элемента И 4 и по вхоцу 17 третьего элемента И 6.

Независимо от наличия сигнала логической "1" с выхода 12 второй элемент

И 5 и четвертый элемент И 7 также заперты сигналами логического "0", подаваемыми соответственно с выхода

34 триггера 9 и выхода 27 реле i времени. Отсутствие на входе 11 сигнала логической "1" и закрытое состояние первого 4 и второго 5 элементов И обуславливается исходньп| состоянием триггера 9, при котором с его выхода

34 на вход 36 выходного усилителя

10 и, следовательно, с выхода 37 последнего снимается сигнал логического 0 .

При поступлении на вход 11 первого инвертора 2 сигнала логической

" 1" на входе 16 второго инвертора 3 появится сигнал логическои " 1". Этот сигнал поступает на вход. 18 первого элемента И 4, на другой вход 19 которого тоже подан сигнал логической

"1" с выхода 20 триггера 9, поэтому сигнал логической "i приходит первый элемент И 4 и с его выхода 21 подается на.вход 22 элемента ИЛИ 8, с которого сигнал логической "1" поступает на вход 26 реле времени и запускает его. Если время существования сигнала отклонения на входе 11 меньше времени задержки, установленной в реле 1 времени, т,е. Е < tg o то на выходе 27 реле 1 времени сигHBJI логического "0" остается неизменным (фиг. 2) . Если 4 ) 1 и3, то по истечении времени установления задержки на выходе 27 возникает сигнал логической "1". Этот сигнал поступает на вход 28 третьего элемента

И б и вход 29 четвертого элемента

И 7. На выход 33 третьего элемента И

6 сигнал логической " 1, проходит, так как на другой его вхоц с выхода

16 второго инвертора 3 подан сигнал

1,3 1 12

10 логической " 1", а через четвертый элемент И 7 сигнал логической " 1" не проходит, так как на его второй вход 13 подан сигнал логического

"0" с выхода 12 первого инвертора 2.

Сигнал логической 1 с выхода 33 подается на единичный вход 32 триггера 9 и опрокидывает его.

При этом с выхода 20 триггера 9 снимается запирающий сигнал логического "0" на вход 19 первого элемента И 4 и с выхода 34 триггера 9 снимается сигнал логической " 1" на вход 35 второй схемы И 15 и на вход

36 выходного усилителя 10. Запира- 15 ние первого элемента И 4 приводит через элемент ИЛИ 8 к сбросу в исходное состояние реле 1 времени. Сиг нал логической " 1", поданный на второй элемент И 5, через последний не 20 проходит, так как на другом его входе в это время присутствует сигнал логического "0." поданный с выхода

12 первого инвертора 2. Сигнал логической " 1", поданный на вход 36 вы- 25 ходного усилителя 10, обеспечивает выдачу с его выхода 37 управляющего сигнала аварийно †предупредительн сигнализ ации. !

При снятии с входа 11 сигнала от- З0 клонения сигнал логической "1" с входа 12 первого инвертора 2 подается на вход 14 второго элемента И 5, на вход 35 которого также подается сигнал логической "1" с выхода 34 35 опрокинутого триггера 9, что обеспечивает прохождение через второй элемент И 5 сигнала логической "1".

С выхода 24 второго элемента И 5 сигнал логической "1" подается на вход 23 элемента ИЛИ 8, с выхода 25 которого по входу 26 осуществляется запуск реле 1 времени. Как и при наличии на входе 11 сигнала-отклонения, так и в случае снятия этого сиг-15 нала „только при условии kc > t s0II на выходе 27 реле 1 времени возникает сигнал логической "1". Этот сигнал поступает на вход 28 третьего элемента И 6 и на вход 29 четвертого элемента И 7. Элемент И 6 закрыт по входу 17 сигналом логического

"0" с выхода 16 второго инвертора 3.

Поэтому сигнал логической "1" с выхода 27 реле 1 времени пройдет только на выход 30 четвертого элемента

И 7, который открыт сигналом логической "1" с выхода 12 первого ин4 вертора 2, далее — на нулевой вход

31 триггера 9, который при этом возвращается в исходное состояние. При этом с выхода 20 триггера 9 подается сигнал логической "1" на вход 19 первого элемента И 4. Сигналом логического "0" с выхода 34 триггера 9 производится запирание по входу 35 второго элемента И 5, что приводит к снятию сигнала логической "1" с выхода 23 элемента ИЛИ 8 и тем самым к сбросу в исходное состояние реле 1 времени.

Таким образом, через промежуток времени, определяемый установленной в реле 1 времени задержкой,.в предлагаемом устройстве задержки сигнализации устанавливается исходный режим, который при включении питания устанавливается автоматически. Так, если после включения питания триггер

9 установится в состояние, не соответствующее сигналу на входе 11, то на выходе одного из элементов И 4 или 5 появится сигнал логической "I" который через элемент ИЛИ 8 запустит реле 1 времени. При этом после задержки сформируется сигнал, устанавливающий триггер 9 в нужное состояние.

Формула изобретения устройство задержки. сигнализации, содержащее реле времени, входную и выходную шины, .о т л и ч а ю щ е ес я тем, что, с целью повышения помехоустойчивости сигнализации, в него введены первый и второй инверторы, первый, второй, третий и четвертый элементы И, элемент ИЛИ, триггер и выходной усилитель, причем вход первого инвертора соединен с входной шиной, а его выход — с входом второго инвертора, вторым входом четвертого и первым входом второго элементов И, выход второго инвертора, соединен с первым входом третьего и вторым входом первого элементов И, первый вход первого и второй вход второго элементов И соединены соответственно с нулевым и единичным выходами триггера, единичный и нулевой входы которого подключены соответственно к выходам третьего и четвертого элементов И, второй вход третьего и первый вход четвертого элементов И соединены с выходом реле времени, 1243112 Ь вогo и второго элементов И, один из выходов триггера через выходной усилитель подключен к выходной шине. вход которого подключен к выходу элемента ИЛИ, входы которого подклю-чены к выходам соответственно пер=Я Х

Составитель А.Титов

Редактор Л.Гратилло Техред Н.Бонкало Корректор В.Синицкая

Заказ 3717/56 ; Тираж 816 По,цпис но е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушская наб., д. 4/S

Производственно -полиграфическое предприятие, r Ужгород, ул. Проектная, 4