Способ контроля электронных логических блоков

 

Изобретение относится к контрольно-измерительной технике и может быть-использовано при контроле и диагностике логических блоков. Цель изобретения - у прощение реализации способа путем исключения использования специальных средств для разделения входов и выходов контролируемого логического блока и повышения быстродействия способа за счет исключения операции настройки на тот или иной тип контролируемого логического блока. Данный способ за счет ограничения значения втекающих и вытекающих токов контролируемого и эталонного блоков обеспечивает упрощение реализации способа, поскольку не требуется специальных средств (переходников, механических или электронных коммутаторов для разделения входов и выходов блока перед подачей тестовых воздействий, не нужны также и средства для выявления (идентификации) входов и выходов для их последующего разделения. В указанном способе нет необходимости осуществлять операции выявления входов и выходов, их последующее разделение, что повьппаёт быстродействие способа. 1 з.п.ф-лы, 2 ил. i СЛ to 4: 00 4 NU

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 G 05 В 23/02

1"

ЖЕГОЮЩр q, 13 аопжк

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3846154/24-24 (22) 25.12.84 (46) 30.07.86. Бюл. Р 28 (71) Всесоюзный научно-исследовательский и проектно-конструкторский институт геофизических методов исследований, испытания и контроля нефтегазоразведочных скважин (72) Н.Н.Новоторцев и К.А.Шаров .. (53) 621.396.6 (088.8) (56) Патент CEA Ф 3812426, кл. 324-73, опубл ° 1975.

Авторское свидетельство СССР

i9 717726, кл. G 05 В 23/02,. 1977. (54) СПОСОБ КОНТРОЛЯ ЭЛЕКТРОННЫХ

ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к контрольно †измерительн технике и может быть использовано при контроле и диагностике логических блоков, Цель изобретения — упрощение реализации способа путем исключения использова-. ния специальных средств для разделе„SU„„47844 А 1 ния входов и выходов контролируемого логического блока н повышения быстродействия способа за счет исключения операции настройки на тот или иной тип контролируемого логического блока. Данный способ за счет ограничения значения втекающих и вытекающих токов контролируемого и эталонного блоков обеспечивает упрощение реализации способа, поскольку не требуется специальных средств (переходников, механических или электронных коммутаторов для разделения входов и выходов блока перед подачей тестовых воздействий, не нужны также и средства для выявления (идентификации) входов и выходов для их последующего разделения. В указанном способе нет необходимости осуществлять операции выявления входов и выходов, их последующее разделение, что . повышает быстродействие способа ° 1 з.п.ф-лы, 2 ил.

1247844

Изобретение относится к контрольно-измерительной технике и может быть использовано при контроле и диагностике логических блоков.

Цель изобретения — упрощение реализации способа путем исключения и исп О1п з о» ани я с п ецн аль ных средств дпя разделения входов и выходов контролируемого логического блока и повышение быстродействия способа за счет исключения операции настройки на тот или иной тип контролируемомого логического блока.

На фиг,1 приведено устройство, реализу1ощее способ; на фиг.2 — характеристика используемого ограни«111 C ЛЯ, Устройство (фиг. 1), реализующее способ контроля логического блока 1, имеющего выводы 2. 1-2.11, содержит э ",àëîííûé логический блок 3, гене";;I op 4 псевдослучайных сигналов, пер»ые ограничители 5.1-5.11 тока, t1:»1It 6 кОнтроля, Выходы 7 в 1 -7 . rt генератора 4 псевдослучайных сигнаJTGII > в»1»Одг1 8, 1 8 ° lt и эталонног0 пог»1еского блока 3, вторые ограниtIIITPJIII .9 ° 1-9 ° It тока °

В качестве ограничителей тока

5 ° 1-5, ll могут быть использованы, например, резисторы или микросхемы

I< I 761<Т1, представляющие собой дву- направленные ограничители тока с характеристикой, представленной на

1>иг 2 IlpE11,$<Ä = 0,12В, « = 4 Ых °

Сущность способа заключается в следующем. . С помощью генератора 4 псевдослучайных сигналов задают с его выходо» 7.1 — 7.h искомые воздействия в виде поступающих последовательно во време1гн с кодовых IIGборов логических "0" It "1" на все беэ исключ еш1я выводы 2. 1-2.tt и контpQJIEIpóeIIîãî блока 1 и выводы 8.18.11 эталонного блока 3 °

Гспи вывод 2 блока 1 и соответJ ств; ощ11й ему вывод 8.; блока 3 является входом, то при подаче от .генератора 4 с его выхода 7.; логи Iecttot о "0" входной ток вытекает со стороны выводов 2; и 8; блоков

1 н 3, ограничители 5; и 9; работают на участке 0-U< (фиг.2), и пропуская через себя ток стабилизац1гн (u ),рав1н1й одной условной едист о

1п1цс нагрузки (J: ) в диапазоне ьх рабочих значений входного напряжения {U ) и обеспечивая такий обра1

I . ll tt эом задание уровня логического 0 на входы блоков 1 и 3.

Если вывод 2., блока 1 и соот5 ветствующий ему вывод 8; блока 3 являются входом, а на выходе 7„ генератора 4 установлена логическая

"!", то эта логическая "1" проходит через ограничит ли 5; и Р;. на входы блоков 1 и 3, поскольку они работают в этом случае на участке

О- +Up (фиг.2), а значение тока З, значительно больше чем входной втекающий ток блоков 1 и 3 при логической "1" на входе, Еслй вывод 2„блока 1 и соответствующий ему вывод 8„блока 3 являются в11ходом„то имеется четыре

20 ,возможных комбинаций логических уров,ней на выводе 2„(8„) и выходе 7.

1 енератора 4; 00, 01, 11, 10. В каждой из четырех комбинаций ограничители 5 и 9 ограничивают выход.

1 J ной ток (втекающий или вытекающий ) блоков 1 и 3 на эада1гном уровне З в соотнетств и с фиг.2, что исключает перегрузку выходов 2„, 8„. по токам при наличии на них логического

"0" и логической "1". Наличие огра30 ничитепей 5 и 9 и их свойство дву-! стороннего ограничения тока позволяют развязать выходы генератора 4 от выходов блоков 1 и 3 исключить воэможность их взаимного .выхода из строя. Кроме того, выходные уровни выхода 7„ генератора 4 практически не влияют на уровни напряжения .па выводах 2„ и 8„, что позволяет осуществлять cpa»íåElèå уровней сиг4О налов на этих выводах.

Ограничители 5„ и 9„ тока Обеспечивают развязку выводов 2„ и 8>! блоков 1 и 3 между собой, что позволяет исключить возможность повреждения блока 1 при ошибочном подключении блока 3, не соответствующего по типу (по входам и выходам) блоку 1, выходе блока 3 из строя и т,д.

Устройство (фиг.1) является универсальным и позволяет контролировать разнотипные блоки 1 с различEIbIM размещением входов-выходов по выводам без специальной перестройки.

Ы Контроль выходов осуществляется под тОКОВОй НаГРУЗКОй РаВНОй 1.т

С помощью блока б контроля сравнивают сигналы на всех выводах блока

1247844

Формула изобретения

1.Способ контроля электронных 25 логических блоков, включающий последовательное во времени задание на входные выводы эталонного и контролируемого логических блоков идентич1 и блока 3 и по результатам сравнения делают вывод о годности и негодности блока 1.

Таким образом, за счет ограничения значения втекающих и вытекающих 5 токов контролируемого 1 и эталонного

3 блоков обеспечивается упрощение реализации способа, поскольку не требуется специальных средств (переходников, механических или электронных коммутаторов) для разделения входов и выходов блока I перед подачей токовых воздействий, не нуждi также и средства для выявления (идентификации) входов и выходов !5 для их последующего разделения.

Кроме того, нет необходимости осуществлять операции выявления входов и выходов и их последующее разделение, что повыщает быстродейст- 20 вие способа. ных наборов логических "0" и "1" и сравнение кодов на выходных выводах эталонного и контролируемого: логических блоков, о т л и ч а ю— шийся тем, что,.с целью упрощения реализации и повыщения быстродействия способа, задают идентичные наборы логических "0" и "1" также и на выходные выводы эталонного и контролируемого логических блоков, причем значение втекающего или вытекающего тока каждого иэ выводов ограничивают заданной величиной и дополнительнб сравнивают коды на входных выводах эталонного и контролируемого логических блоков, а по результатам сравнения кодов на всех выводах эталонного и контролируемого логических блоков делают вывод о годности или негодности контролируемого логического блока.

2. Способ по п.1, о т л и ч а юшийся тем, что значения втекающего и вытекающего тока каждого иэ выводов контролируемого и эталонного блоков ограничивают величиной вытекающего входного тока используемых микросхем при логическом "0" на их входе.

1247844

Составитель Н. Главизнина

Редактор И.Сегляник Техред В.Кадар Корректор В.Бутяга

Заказ 4124/47 Тираж 836

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4