Приоритетное устройство

 

Приоритетное Устройство предназначено для организации оБмена информацией между периферийными устройствами и ЭВМ. Целью изобретения является повьппение быстродействия. Устройство содержит группу коммутаторов , с помощью которых производится одновременный опрос групп запросных входов устройства в соответствии с их приоритетом. Определение приоритетной группы входов производится, с помощью одиночного коммутатора, который поочередно опрашивает выхог ды коммутаторов группы. Устройство имеет повьшенное быстродействие за счет параллельного опроса групп входов. 1 ил.: о 9 (Л с: к СП КР

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК д11 4 С Об F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3743086/24-24 (22) 21 . 05 ° 84 (46) 15.08.86. Бюл, ¹ 30 (71) Специальное проектно-конструкторское бюро средств автоматизации нефтедобычи и нефтехимии (72) В.П. Бордыков (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹ 552606, кл. G 06 F 9/46, 1976.

Авторское свидетельство СССР № 1056195, кл. G Об F 9/46, 1982, (54) IIPHOPHTETHOE УСТРОЙСТВО (57) Приоритетное устройство пред.назначено для организации обмена

„„Я0„„1251127 А 1 информацией между периферийными устройствами и ЭВМ. Белью изобретения является повышение быстродействия.

Устройство содержит группу коммутаторов, с помощью которых производится одновременный опрос групп запросных входов устройства в соответствии с их приоритетом. Определение приоритетной группы входов производится. с помощью одиночного коммутатора, который поочередно опрашивает выходы коммутаторов группы. Устройство имеет повышенное быстродействие за счет параллельного опроса групп входов. 1 ил.

) 251) 27

Изобретение относится к вычислительной технике, в частности, к приоритетным устройствам и. может быть использовано при организации обмена информацией между периферийными устройствами и 38M °

Цель изобретения — повышение быстродействия.

На чертеже представлена функциональная схема устройства, Устройство содержит триггеры 1 и 2, элементы И 3 и 4, группу коммутаторов 5, коммутатор 6, элемент

ИЛИ 7, счетчики 8 и 9, элементы И

10-13, элемент ИЛИ 14, регистр 15 сдвига, формирователь 16 импульсов, элемент ИЛИ 17, элемент НЕ 18, элемент И !9, входы 20 зат росов, вход

21 синхронизации, вход 22 группы адресных выходов 23 и 24, выход 25 готовности .

Устройство работает следующим образом.

После включения питания импульс, который уст ан авлив а ет первый р аз ряд регистра 15 в "1", а остальные разряды — в "0". На информационный вход регистра 15 постоянно подан уровень "0".

С первого выхода регистра 15 сигнал с уровнем "1" через элемент ИЛИ

17 поступает на входы элементов И 13 и 10, разрешая прохождение тактовых импульсов (ТИ) с входа 21 устройства через элемент И 3 на вход счетчика

8, при условии, что триггер находится в состоянии "1" ° Если триггер 1 в состоянии "0", то первый импульс с выхода элемента И 10 не пройдет на вход счетчика 8, но по спаду переведет триггер 1 в состояние "1", благодаря чему все последующие импульсы будут поступать на вход счетчика 8, последовательно изменяя его состояние. Код с выхода счетчика 8 поступает на адресные входы коммута-, торов 5, производя одновременное переключение последних, вследствие чего через коммутаторы 5 к входам коммутатора 6 и элемента ИЛИ 7 будут подключаться соответствующие входы запросов устройства.

Наивысший приоритет имеет первый вход первого коммутатора 5, далее— первый вход второго коммутатора 5, первый вход третьего коммутатора 5 ,и т.д. до первого входа последнего коммутатора 5 в группе. Далее следу5

)0

)5

ЗО

50 ет второй вход первого коммутатора

5, второй вход второго коммутатора

5 и т.д. Наименьший приоритет у последнего входа последнего коммутатора

5 в группе.

Рассмотрим работу устройства для случая, когда разрешенный сигнал прерывания поступает на третий вход второго коммутатора 5, т.е. сигнал имеет наивысший приоритет.

Третий вход каждого коммутатора

5 подключается к выходу при коде "2" на его адресных входах, поэтому в тот момент, когда счетчик 8 досчитает до 2-х, высокий уровень с третьего входа первого коммутатора 5 поступит на вход элемента ИЛИ 7 и через элементы И 13 и ИЛИ 14 — на вход элемента И 19 . Поскольку на его втором входе от элемента НЕ 24 действует разрешающий сигнал, тактовый импульс, который переключил счетчик

8 в нулевое состояние, пройдет на выход элемента И 19 и по спаду продвинет "1" во второй разряд регистра

15, В момент переключения в "0" первого разряда регистра 15 на выходе ° формирователя 16 возникает короткий импульс, который сбрасывает триггеры

1 и 2 и счетчики 8 и 9. После того, как счетчик 8 снова досчитает до 2-х, "1" продвинется в третий разряд регистра 15, в результате его закроется элемент И 10 и будет разрешена работа элементов И 11 и 12.

Номер коммутатора 5, на выходе которого появляется сигнал прерывания, определяется с помощью элементов И )1 и 4, триггера 2 и счетчика

9 аналогично рассмотренному вьппе определению номера входа коммутатора 5. Когда число, записанное в счетчике 9, будет соответствовать номеру входа коммутатора 6, на который поступает запросный сигнал, откроются элементы И 12 и 14, разрешая прохождение ТИ на выход элемента И 19. В результате "1" продвинется в четвертый разряд регистра 15 и поступит на выход 25 готовности устройства, Элемент И 11 при этом закрывается и ТИ перестают поступать на вход счетчика 9, По сигналу на выходе 25 3ВМ.считывает; код запроса с выходов 23 и 24 и после обслуживания запроса подает на вход 27 импульс, который устанавливает регистр 15 в исходное

l 2511 27 состояние ° Устройство готово к обработке нового сигнала прерывания.

При одновременном поступлении нескольких запросов по входам 20 в устройстве формируется код прерывания с наивысшим приоритетом, благодаря тому что опрос сигналов в группах и опрос групп происходит согласно приоритетности запросов на прерывания, начиная с наивысшего.

Таким образом, предложенное устройство имеет более высокое быстродействие по сравнению с прототипом в результате разбиения запросов на группы и одновременного опроса входов, относящихся к одной приоритетной группе.

При орит етн о е ус тр ой с тв о, с од ержащее два триггера, семь элементов И, ( первый элемент ИЛИ, первый счетчик и коммутатор, причем выход первого триггера соединен с первым входом первого элемента И, второй вход которого соединен с динамическим входом первого триггера, выход второго

25 триггера соединен с первым входом второго элемента И, второй вход которого соединен с динамическим входом в т оро г о триг г ер а, упр авляюши е входы коммутатора соединены с выходами первого счетчика, а выход сое30 динен с первым входом третьего эле- З5

45 мента И, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство дополнительно введены регистр сдвига, группа коммутаторов, второй счетчик, второй и третий элементы ИЛИ, элемент

НЕ и формирователь импульсов, причем входы запросов устройства соедииены с информационными входами комресных выходов устройства, а выходы

Форму ла из о б р ете ния

20 коммутаторов группы соединены с информационными входами коммутатора, выход первого элемента ИЛИ соединен с первым входом четвертого элемента

И, выход которого соединен с первым входом второго элемента ИЛИ, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом пятого элемента И, выход которого соединен с TGKToBbIM входом регистра сдвига, первый разрядный выход которого соединен с входом формирователя импульсов и с первым входом третьего элемента ИЛИ, второй разрядный выход регистра сдвига соединен с вторым входом третьего элемента ИЛИ, а третий разрядный выход соединен с вторым входом третьего и первым входом шестого элементов И, а четвертый разрядный выход регистра сдвига соединен с выходом готовности устройства и через элемент НЕ с вторым входом пятого элемента И, выход третьего элемента ИЛИ соединен с вторым входом четвертого элемента И и с первым входом седьмого элемента И, выход которого соединен с первым входом первого триггера, вход синхро. низации устройства соединен с вторыми входами шестого и седьмого и с третьим входом пятого элементов И, выход формиров ателя импульсов соединен с установочными входами первого и второго счетчиков, выход шестого элемента И соединен с первым входом второго триггера, выход первого элемента И соединен с тактовым входом второго счетчика, выход второго элемента И соединен с тактовым входом первого счетчика, выходы которого соединены с второй группой адресных выходов устройства, установочный вход регистра сдвига является установочным входом устройства, а информационный вход регистра сдвига соединен с шиной потенциала логического нуля устройств а ..

1251! 27

Составитель В.Микуцкнй

Редактор К.Волощук Техред О.Сопко Корректор И,Муска

Заказ 4414!48 Тираж 671

ВНИИПИ Государственного комитета СССР по делам:изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д . 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Приоритетное устройство Приоритетное устройство Приоритетное устройство Приоритетное устройство 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в системах обмена и обработки информации с активными внешними устройствами

Изобретение относится к вычислительной технике и может быть использовано в системах автоматического регулирования, управления и передачи ,информации

Изобретение относится к вычислительной технике и может быть применено в многопрограммных, многопроцессорных системах

Изобретение относится к области цифровой вычислительной техники и может быть использовано в системах прерывания вычислительных систем, в том числе в управляющих вычислительных машинах и комплексах

Изобретение относится к вычисли тельной технике и может найти применение в управляющих вычислительных комплексах для реализации режима раз деления времени

Изобретение относится к вычислительной технике и может быть использовано в многоканальных резервированных микропроцессорных вычислительных системах для обработки прерываний

Изобретение относится к вычислительной технике и может быть исполь зовано в вычислительных системах и является усовершенствованием устройства по авторскому свидетельству СССР № 737954

Изобретение относится к области вычислительной техники и автоматического контроля и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами

Изобретение относится к вычислительной технике

Изобретение относится к системе и способу для обеспечения возможности исполнения кода режима управления системой (SMM) во время защищенной работы в микропроцессорной системе

Изобретение относится к области вычислительной техники, в частности к системам прерывания ЭВМ

Изобретение относится к вычислительной технике, а именно к процессорам, предназначенным для работы в многозадачном режиме и содержащим аппаратные средства для автоматического переключения контекста задач и процедур

Изобретение относится к области вычислительной техники, а именно к микропроцессорам и микроконтроллерам

Изобретение относится к вычислительной технике
Наверх