Аналоговое запоминающее устройство

 

Изобретение относится к области вычислительной техники, в частности к технике запоминающих устройств, и может быть использовано в качестве устройства хранения аналоговой информации в устройствах автоматики и измерительной техники. Цель изобретения - повьшениетoчнocт c устройства , которая достигается новыми связями цифроаналогового преобразователя с блоком записи-, ключа и компаратора с блоком аналоговой памяти, блока управления с компаратором. Устройство содержит блок управления, последовательно соединенные блок записи, блок буферной памяти, блок считывания, компаратор, блок резисторов , цифроаналоговый преобразователь , ключ и блок аналоговой памяти. Выходы блока управления соединены с одними из входов блока записи, блока считьгеания, компаратора, блока регистров, ключа и блока аналоговой памяти. Другой вход ключа является информационным входом устройства, выходы блока считывания и блока регистров являются выходами устройства. Выход цифроаналогового преобразователя соединен с другим входом блока записи, выход блока аналоговой памяти соединен с другим входом компаратора . 3 ил. о (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU(II) 1184 А 1 (51)4 G 11 С 27 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ нч ъ у;.; 4М

Н А ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3838053/24-24 (22) 20.01.85 (46) 15.08.86. Бюл. К- 30 (71) Новосибирский электротехнический институт (72) Ю.В. Никулин (53) 681.327.66(088.8) (56) Авторское свидетельство СССР

111 849307, кл. G 11 С 27/00, 1981.

Авторское свидетельство СССР

У 903985, кл, G 11 С 27/00, 1982. (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники, в частности к технике запоминающих устройств, и может быть использовано в качестве устройства хранения аналоговой информации в устройствах автоматики и измерительной техники. Цель изобретения — повьппение точности устройства, которая достигается новыми связями цифроаналогового преобразователя с блоком записи; ключа и компаратора с блоком аналоговой памяти, блока управления с компаратором. Устройство содержит блок управления, последовательно соединенные блок записи, блок буферной памяти, блок считывания, компаратор, блок резисторов, цифроаналоговый преобразователь, ключ и блок аналоговой памяти.

Выходы блока управления соединены с одними из входов блока записи, блока считывания, компаратора, блока регистров, ключа и блока аналоговой памяти. Другой вход ключа является информационным входом устройства, выходы блока считывания и блока регистров являются выходами устройства.

Выход цифроаналогового преобразователя соединен с другим входом блока записи, выход блока аналоговой памяти соединен с другим входом компаратора. 3 ил.

1 12511

Изобретение относится к вычислительной технике, в частности к технике запоминающих устройств, и может быть использовано в качестве устройства хранения аналоговой информации в устройствах автоматики и измерительной техники.

Цель изобретения — повьппение точности устройства.

На фиг. 1 изображена функциональ- 1Î ная схема предлагаемого устройства; на фиг. 3 — характеристика записи и считывания; на фиг. 3 — временные диаграммы, поясняющие работу устройства. l5

Аналоговое запоминающее устройство содержит блок 1 управления, блок 2 записи, блок 3 аналоговой памяти, блок 4 считывания, компаратар 5, блок

6 регистров, цифроаналоговый преоб- 20 разователь 7, ключ 8 и блок 9 буферной памяти.

Блок 1 управления выполнен на базе микросхем 155 серии и состоит иэ задающего кварцевого генератора, делителя частоты, дешифратора управляющих импульсов и схемы программного управления, с помощью которой задаются режимы работ устройства. Блок 2 записи, формирующий информационный ток запИси, аМплитуда которого пропорциональна входному напряжению, реализован на микросхеме 169 ААЗ. Блок

4 считывания состоит из формирователей адресных токов считывания и эапи си, реализованных на микросхемах

169 ААЗ» стробируемого интегратора со сбросом, который преобразует сигнал с блока 3 в выходное напряжение, 40 пропорциональное записанному входному сигналу, и выполнен на микросхеме

544УД2 с интегрирующим конденсатором.

Блок 9 представляет собой электростатический элемент памяти на линей- 45 ных конденсаторах. Блок 3 содержит

Магнитные элементы памяти с разрушающим считыванием информации, соединенные между собой по матричной структуре с диодной дешифрацией. Ключ у

8 реализован на микросхеме КР590КН2.

Блок 6 подбора разрядов преобразователя содержит десятиразрядный регистр результата преобразования, сдвигающий регисту выполнен на элементах 155-й серии. Преобразователь 7 реализован на микросхеме 572ПА1А с выходом на операционном усилителе 544УД2, компаратор 5 — на микросхемах КР597СА2 и К 155ЛР1.

Устройство работает в трех режимах записи, считывания и регенерации.

При переключении устройства в режим записи по соответствующему сигналу 1 „Р 8 блок 1 управления включает ключ 8 и подсоединяет вход устройства к входу блока 9, а по сигналу компаратор 5 переключается в режим анализа знака разности его входных напряжений Ц и Цв, соот ех ветствующий режиму записи предлагаемого устройства (фиг. 3) °

Весь интервал времени записи информации в блок 3 состоит иэ нескольких временных интервалов 1 циклов), каждый иэ которых состоит из двух тактов — разрушающего считывания и записи. При этом сначала производится разрушающее считывание информации с блока 3 и одновременно с помощью блока 9 производится эапоми" нание аналоговой дискреты входного сигнала х „ на весь интервал времени записи информации в блок 3, т.е. с помощью блока 9 осуществляется квантование входного сигнала (t,) по времени, что уменьшает вх динамическую погрешность устройства, возникающую при изменении входного сигнала х (t,) в интервале вре вх мени записи.

Затем, используя однозначность характеристики записи-считывания блока 3 х ы„=f(x „; ), с помощью преобрзователя 7 эа несколько циклов, число которых равно числу разрядов преобразователя 7, по определенному алгоритму осуществляется подбор такого x» (n), что в процессе его записи и считывания в последующем цикле на выходе блока 4 считывания устанавливается выходной сигнал вы„(n) =t tx „(n 1 ) j, Равный x»,„ точностью, определяемой суммой погрешностей, участвующих в работе блоков устройства. Суммарная погрешность предлагаемого устройства

Й - = Е. h » где i — номер блока уст1» ройства. Отсюда максимальное число разрядов преобразователя 7 n

Jg

Л

Рассмотрим работу устройства по отдельным циклам и тактам на приме1251 ре 3-разрядного цифроаналогового преобразователя 7.

При поступлении управляющего синхроимпульса СИ на вход блок I управления начинает вырабатывать соответствующие управляющие импульсы, которые по шинам управления управляют работой всех блоков устройства, при этом в нулевом цикле в такте считывания производится разрушающее счи- 10, тывание ранее хранимой информации с блока 3, на выходе которого появляется ЭДС. Блок 4 считывания формируе сигнал UÁñ хвы (О) KoTopbrA поступает на один иэ входов компара. — !5 тора 5 (фиг. 3), а рабочая точка бло/ ка 3 перемещается из положения О в положении 0 (фиг. 2). Одновременно по сигналу управления U> р 9 блок 9 отслеживает входной сигнал х „(с) 20 и по моменту окончания импульса оп„ а запоминает аналоговую дискрету х „., т.е. переходит в режим храневи) ния, а на второй вход компаратора

5 поступает сигнал U„ =x „. (фиг.3) 25

Вгj

Компаратор 5 определяет разность дх(0)=П -U (О), которая в дальЬвг Бс нейшем не используется (фиг. 2).

В нулевом цикле в такте записи, который начинается с приходом им- gp пульса J>„p<, по переднему фронту импульса Ut осуществпяются анализ знака дх(0) и включение старшего разряда преобразователя 7 с помощью блока 6 подбора разрядов преобразова. 35 теля, в результате на входе блока 2 записи через некоторое время устанав-! т ливается напряжение П =х (p) = — (фнг ° цап ЪН

2) и 3). По окончании импУльса U „ <,40 длительность которого несколько больше переходных процессов преобразователя 7 и блока 2 записи, производится запись в блок 3 под действием сигнала х „(О), рабочая точка которого 45 перемешается в положение I, одновременно блок 4 считывания сбрасывается в нуль.

В первом цикле в такте считывания аналогично нулевому циклу блок 4 счи-50 тывания формирует сигнал U (1)=

=х „,„(1) и рабочая точка перемещается в положение О. По о:.ончании переходных процессов такта считывания компаратор 5 при дх(1)=!1в „-11вс(!) 0 55 выдает на блок 6 сигнал сброса а4=1, а при дх(1)>-Π— сигнал логического нуля а,=О, т.е. в этом случае сброса

184 4 разряда преобразователя, включенного в предыдущем нулевом цикле, не происходит °

В первом цикле в такте записи аналогично нулевому циклу осуществляется анализ знака дх(1) по наличию логической информации с компаратора 5 и при а1=1 производится сброс старшего разряда преобразователя 7 и одновременно независимо от результата анализа знака дх(1 ) происходит подключение следующего разряда преобразова— теля 7, т ° е. преобразователь 7 формирует сигнал: (1)=а — + — =x (I) + — =

Цэ U9 U цап (2 2 эа осТ

+ +sn (1)

По окончании импульса Uап в анаапр логично нулевому циклу пройзводится запись под действием сигнала х (1)

Эп в блок 3, рабочая точка перемещается в положение 2, одновременно блок

4 считывания сбрасывается в нуль.

Во втором и всех последующих циклах блоки устройства работают аналогично первому циклу, т.е. в i-м цикле в такте записи на вход блока

2 записи поступает с цифроаналогового преобразователя сигнал:

U„„(i ) =x э„() = . — а; Ц ° 2 +Uз 2 ! э

I где, a;U 2 =x „(i)îñò — резупьтат подбора разрядов преобразователя

7 в предыдущих циклах; а<=1 при bx(i)<0 и а; =0 при дх(1) 0;

U . 2 " - величина разряда преобразователя 7, подключаемого в i-м цикле.

Таким образом, в режиме записи в устройстве одновременно осуществляется квантование входного сигнала х „ в по уровню т.е. значению хьу в ву п-м цикле соответствует несколько меньшая эталонная величина х,„(и)= (хэ„(п-l.)j, причем дх(п) "э/ а, что соответствует требуемой то4ности. Кроме того, в последнем и-м цикле в такте записи осуществляется привязка записываемой аналоговой величины к эталонному уровню хв„„(п) путем добавления к сигналу x „(n)ocr половины шага квантования U . 2 ""1, что следует из формулы (1), в результате этого при последующем считывании выходной сигнал х „(и+1) будет, как и хц„, находиться между эталонными уровнями х „„()и х „„(и)+

1251184

Ц

+ вЂ,-„-, т.е. при этом не происходит накопления ошибки.

При переключении устройства в режим считывания по соответствующему сигналу П р 8 ключ 8 подключает ня вход блока 9 выход преобразователя

7, по сигналу U)„ компаратор 5 переключается в режим анализа знака разности его входных напряжений и 11Б, соответствующий режиму

Бс Б Вх считывания, и ри этом а=.l, если 6 x==П -11 Р, и а=0, если 6Х60, а по сигналу 1 „„,, блок 9 переключается в режим слежения (фиг. 3), Режим считывания состоит из n+1 тактов (для 3-разрядного преобразователя — из 4-х тактов)

В нулевом такте с блока 3 производится разрушающее считывание, блок

4 считывания формирует и хранит в течение четырех тактов, т,е. в течение всего времени считывания, выходно . сигнал "Бс =х внх (4 ) =Г (х вр (3 ).1 который поступает на один из входов компаратора 5. По сигналу UIJ„1I 6 с помощью блока 6 р преобразователе 7

1J включается старший разряд — — —, который поступает через блок 9 выборки и хранения на второй вход компяратоБ,Ä (0)= (фиг. 2 и 3).

В первом такте по началу импульса

U „ Б производится анализ знака разности Ьх(1); если aI=l происходит сброс старшего разряда преобразователя 7. Одновременно включается следующий более младший разряд, равный

ТЛх половине предыдущего —,, на вход компаратора 5 поступает сигнал с выхода блока 9 U„„(i ) =Гц„„(1 ) =я, U„ — +

2 2

Во втором и всех последующих тактах блоки устройства работают аналогично первому циклу, т.е. в i-м такте на вход компаратора 5 постуцает си нал. U E 8„(i ) =U„å ï (i ) = — a. »; - э +U . 2 „ EE IIocIIeEEHeM (3-M) такте осуществляется привязка подобранного значения напряжения с преобразователя 7 к напряжению сигнала

1J =xв (4) и запоминание его в

Бс вы 1 блоке 9 к концу 3-го такта, т. е.

J„, (3 ) =, а; 11 2 +1 . 2 . При этом начиная с первого такта считывания и кончая последним тактом считывания

5 режима считывания выход блока ч счи/ тывания является аналоговым выходом устройства, а в течение третьего (последнего) такта считывания с входа

10 преобразователя 7 поступает на выход устройства цифровой код. Работа устройства в режиме регенерации начинается автоматически по окончании режима считывания. При этом компаратор 5 по сигналу UI1„ > переключается в ре>ким анализа знака разности его входных напряжений U „,,и 1 „, соответствующий режиму записи (фиг ° 3). Режим регенерации полностью соответствует режиму записи, только запись сигнала

Ii88„(3) в блок 3 начинается с такта записи нулевого цикла (фиг. 3).

Благодаря описанным режимам считывания и регенерации в устройстве можEIo проводить многократное считывание (практически неограниченное) без накопления ошибок с требуемой точностью.

В прототипе при первом считывании возможно накопление ошибки, равной величине младшего разряда преобразователя 7, т.е., если в прототипе сигнал х@х находится между х, и х;,, Юх эталонными уровнямих то при тервом считывании выходной сигнал х,„ (0)

35 вх х ) может оказаться на соседних уровнях, например, между х; и х;, а это также повьппает точность предлагаемого устройства.

4О

Предлагаемая схема-остается неизменной и для аналогового запоминающего устройства, содержащего множество запоминающих элементов. При этом добавляется требуемое количество запоминающихся элементов с формирователями адресных токов в блок 3.

Кроме того, точность предлагаемого устройства повьппается за счет упрощения, которое достигается путем исключения иэ его схемы сумматора, вычитающего блока и второго блока аналоговой памяти, а также за счет уменьшения динамической ошибки квантования по времени и за счет привязки к эталонному уровню записываемой аналоговой дискреты в режиме записи.

12511

Ф о р и у л а и з о б р е т е н и я

Аналоговое запоминающее устройство, содержащее последовательно соединенные блок записи, блок аналоговой 5 памяти, блок считывания, компаратор, блок регистров, цифроаналоговый преобразователь и ключ, второй вход которого является информационным входом устройства, блок управления, 10 первый, второй, третий, четвертый выходы которого подключены соответственно к первому входу блока записи, к вторым входам блока считывания, блока регистров и к третьему входу

84 8 ключа, блок буферной памяти, первый вход которого соединен с пятым выходом блока управления, вход блока угравления является управляющим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, в нем выход цифроаналогового преобразователя соединен с вторым входом блока записи, выход ключа соединен с вторым входом блока буферной памяти, выход которого соединен с вторым входом компаратора, третий вход компаратора соединен с шестым выходом блока управления, 1251184

Ь

11

М

1 ь

Ъ

Составитель А. Воронин

Редактор А. Огар Техред И„Гайдош Корректор А. Тяско

Заказ 4419/51 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4