Устройство для отладки цифровых систем

 

Устройство для отладки цифровых систем может быть использовано для имитации функционирования объекта управления при контроле и отладке управляющих вычислительных комплексов . Цель изобретения - повышение достоверности отладки за счет формирования более широкого спектра неисправностей и сбоев, поступающих на вход цифровой системы, работающей по ШТО.ТНОЙ программе в реальном масштабе времени. Цель изобретения достигается за счет введения в устройство группы счетчиков сбоев, группы инверторов, группы блоков сравнения , наборников сбоев, неисправностей и индикации, блока индикации, блока сравнения, генератора тактовых импульсов, инвертора, группы элементов запрета и депмфратора кода времени . Наиболее целесообразно применение устройства для контроля и отладки управляющих вьиислительных комплексов, работающих в реальном масштабе времени и осуществляющих двусторонний обмен информацией, с объектами управления по кодовым каналам связи. 3 ил. I (Л ю ел 4ii 4аь 00 tC

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

44 2 А1 (19) (II) (5II 4 G 06 F l1/28

OllHCAHHE ИЗОБРЕТЕНИЯ

Н АBTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3848698/24-24 (22) 31.01. 85 (46) 30. 08. 86. Бюл. N 32 (72) Г. 3. Берсон, Б. П. Горелик, M.3. Левин и Н..С. Шеянов ,(53) 681. 3(088. 8) (56) Авторское свидетельство СССР

У 894712, кл. С 06 F 11/16, 1980.

Авторское свидетельство СССР

Р 857997, кл. G 06 F 11/00, 1979. (54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ЦИФРОВЫХ

СИСТЕМ (57) Устройство для отладки цифровых систем может быть использовано для имитации функционирования объекта управления при контроле и отладке управляющих вычислительных комплексов. Цель изобретения — повышение достоверности отладки за счет формирования более широкого спектра неисправностей и сбоев, поступающих на вход цифровой системы, работающей по штатной программе в реальном масштабе времени. Цель изобретения достигается за счет введения в устройство группы счетчиков сбоев, группы инверторов, группы блоков сравнения, наборников сбоев, неисправностей и индикации, блоха индикации, блока сравнения, генератора тактовых импульсов, чнвертора, группы элементов запрета и дешифратора кода времени. Наиболее целесообразно применение устройства для контроля и отладки управляющих вычислительных комплексов, работающих в реальном масштабе времени и осуществляющих двусторонний обмен информацией, с объектами управления по кодовым каналам связи. 3 ил.

1I 12

Изобретение относится к вычисли- . тельной технике, а именно к устройствам для контроля и отладки цифровых систем и может быть использовано для имитации функционирования объекта управления при отладке управляющих вычислительных комплексов.

Цель изобретения — повышение достоверности отладки за счет формирования более широкого спектра неисправностей и сбоев, поступающих на вход цифровых систем, работающих в реальном масштабе времени.

Сущность изобретейия заключается в том, что предлагаемое устройство передает в работающую по штатной программе управляющую цифровую систему код состояния объекта управления, который оно формирует на основании информации, поступающей из системы,и времени, прошедшего с начала процесса управления, а имитация сбоев и отказов производится путем задержки или блокировки формирования соответствующих кодов состояния.

На фиг. 1 приведена структурная схема устройства для отладки циф-. ровых систем1 на фиг. 2 — пример реализации блока согласования, на фиг. 3 — пример реализации блока сравнения.

Устройство содержит блок 1 согласования, информационный регистр 2, регистр 3 команд, дешифратор 4 команд, буферный регистр 5, счетчик

6 времени, группу триггеров 7, группу элементов И 8, блок 9 задания признака контролируемого параметра, блок 10 сравнения, блок 11 индикации, генератор 12 тактовых импульсов, блок 13 задания сбоев, группу блоков 14 сравнения, группу счетчиков 15 сбоев, группу элементов НЕ 16, дешифратор 17 кода времени, элемент

НЕ 18, элемент 19 задержки, блок 20 задания неисправностей, группу эле-, ментов 21 запрета, вход 22 устройства, выход 23 устройства.

Блок 1 согласования содержит преобразователь 24 последовательного кода в параллельный, преобразователь 25 параллельного кода в последовательный, входной формирователь 26, выходной формирователь 27.

Блоки 10 и 14 сравнения содержит группу элементов 28 равнозначности и элемент И 29.

Устройство соединяется своим входом 22 и выходом 23 соответственно

54492

5

45 с выходом и входом управляющей цифровой системы, которые предназначены для стыковки с о-ъектом управления.

Блок 1 согласования предназначен для организации обмена информацией между устройством и управляющей цифровой системой. Формирователи

26 и 27 предназначены для согласования уровней и временных характеристик сигналов в линии связн, например, двухполярный трехуровневых сигналов межсистемного интерфейса по

ГОСТ 18977-79 с уровнями и временными характеристиками сигналов логических элементов. Преобразователи

24 и 25 кодов предназначены для организации обмена последовательными кодами, например, по межсистемному интерфейсу по ГОСТ 18977-79. Информационный вход блока 1 согласования является входом входного формирователя 26, выход которого соединен с входом преобразователя 24 последовательного кода в параллельный, группа выходов преобразователя 24 является группой выходов блока 1 согласования, а управляющий выход преобразователя 24 является управляющим выходом блока 1 согласования. Группа входов блока 1 согласования является группой входов преобразователя 25 параллельного кода в последовательный, выход которого соединен через выходной формирователь 27 с информационным выходом блока 1 согласования, а управляющий вход преобразователя 25 является управляющим входом блока 1.

Информационный регистр 2 предназначен для запоминания командной и числовой информации, поступающей в устройство из управляющей цифровой системы. Группа входов информационного регистра 2 соединена с группой информационных выходов блока согласования.

Буферный регистр 5 предназначен для запоминания кодов, выводимых на индикацию. Группа выходов буферного регистра 5 соединена с группой входов блока 11 индикации.

Дешифратор 4 команд предназначен для расшифровки командной информации, поступающей из управляющей цифровой системы. Выход дешифратора 4 команд соединен с входами начальной установки группы триггеров 7, группы счетчиков 15 сбоев и счетчика

1254492 4

20

6 времени, а группа выходов дешифра— тора 4 команд соединена с входами группы элементов HE 16 и счетными входами группы счетчиков 15 сбоев.

Счетчик 6 времени предназначен для формирования кодов временных интервалов и последовательностей импульсов различной частоты для синхронизации работы блоков. устройства.

Группа выходов счетчика 6 времени соединена с группой входов дешифратора 17 кода времени, а первый и второй выходы счетчика 6 соединены соответственно с управляющими входами регистра 3 команд и блока 1 согласования.

Группа триггеров 7 предназначена для запоминания команд, поступающих из управляющей цифровой системы. Выходы триггеров 7 соединены с первыми входами элементов И 8.

Группа элементов И 8 предназначена для формирования сигналов состояния управления при наличии соответствующих сигналов на выходах триггеров 7 и группы дешифратора 17 кода времени. Выходы группы элементов И 8 соецинены с информационными входами элементов 21 запрета.

Блок 9 предназначен для установки признакавой части контролируемого параметра. Блок 13 предназначен для установки типа и кратности имитируемых сбоев функционирования объекта управления при приеме команд от упразляющей цифровой системы.

Блок 20 предназначен для установки типа имитируемой неисправности объекта управления. Блоки 9, 13, 20 конструктивно представляют собой, например клавиатуру.

Блок 10 сравнения предназначен для формирования сигнала записи в буферный регистр 5 при совпадении признакавой части параметра или команцы, передаваемой из управляющей цифровой системы, с кодом признака, установленным на блоке 9. Выход блока сравнения соединен с управляющим входам буферного регистра 5, а вторая группа входов блока 10 сравнения соединена с группой выходов клавиатуры индикации. Блоки 10 и 14 сравнения содержат группу элементов 28 равнозначности и элемент

И 29, причем первые входы группы элементов равнозначности образуют первую группу входов блока сравнения, 25

З5

55 вторые входы группы элементов 28 равнозначности образуют вторую группу входов блока сравнения, выходы группы элементов 28 равнозначности соединены с группой входов элемента

И 29, выход которого является выходом блока сравнения, а один из входов элемента И 29 является входом стробирования блока сравнения.

Блок 11 индикации предназначен для наглядного отображения контролируемых параметров. Блок 11 индикации содержит индикаторы, например, светодиоды, один вывод которых соединен с полюсом источника питания устройства, а другой — с группой входов блока 1! индикации. Группа входов блока 11 индикации соединена с группой выходов буферного регистра 5.

Группа счетчиков 15 сбоев предназначена для счета циклов выдачи команд из управляющей цифровой системы. Счетные входы счетчиков 15 сбоев соединены с группой выходов дешифратора 4 команд.

Группа блоков 14 сравнения предназначена для формирования сигналов прохождения команд при совпадении сигналов ат счетчиков 15 сбоев и блока 13. Первые группы входов блоков 14 сравнения соединены с выходами счетчиков 15 сбоев, а их выходы соединены с единичными входами группы триггеров 7.

Группа элементов 21 запрета предназначена для блокировки сигналов состояния объекта управления при наличии соответствующих сигналов от блока 20. Управляющие входы элементов 21 запрета соединены с выходами блока 20. Выходы элементов 21 запрета соединены с группой входов регистра 3 команд.

Генератор 12 импульсов предназначен для формирования импульсов базовой частоты. Выход генератора тактовых импульсов соединен с входом элемента НЕ 18 и с счетным входом счетчика 6 времени.

Дешифратор 17 кода времени предназначен для формирования сигналов временнык интервалов. Группа выходов дешифратора кода времени соединена с вторыми входами группы элементов И 8.

Инвертор 18 предназначен для формирования сигнала стробирования де1254492 ф кода признака и наличии на стробирующем входе элемента И 29 сигнала стробирования бл..к 10 сравнения формирует сигнал совпадения кода признака, который поступает на вход буферного регистра 5. По этому сигналу принятый код фиксируется буферным регистром 5 и отображается блоком 11 индикации.

50

Б шифратора 17 кода времени. Выход элемента НЕ 18 соединен с входом стробирования дешифратора 17 кода времени.

Группа элементов НЕ 16 предназначена для формирования сигналов стробирования блоков 14 сравнения.

Выходы инверторов 16 соединены с входами стробирования блоков 14 срав нения.

Элемент 19 задержки предназначен для задержки сигнала конца приема с управляющего выхода блока 1 согласования и формирования сигнала стробирования дешифратора 4 команд и 15 блока 10 сравнения. Вход элемента

19 задержки соединен с управляющим выходом блока 1 согласования, а выход соединен с входами стробирования дешифратора 4 команд и блока 20

10 сравнения.

Устройство работает следующим образом.

На вход блока 1 согласования через информационный вход устройства 25

22 поступают последовательные коды параметров и команд, передаваемые цифровой управляющей системой в объект управления. Входной преобразователь 26 преобразует электричес- 3п кие сигналы, поступающие из канала с связи, в сигналы логических 0 и " 1", которые с выхода формирователя 26 поступают на вход преобразователя 24 последовательного кода в 35 параллельный °

Хранение параллельного кода во время цикла преобразования последовательного кода в параллельный осуществляется информационным регистром 2. Запись кода в информационный регистр осуществляется по сигналу конца приема, поступающему с управляющего выхода преобразователя 24 последовательного кода в параллель- .4Б ньй. Для контроля информации, выводимой из управляющей цифровой системы, на блоке 9 устанавливается код нризнаковой части контролируемого параметра или команды. При этом, приэнаковая часть кода, принятого из управляющей системы, сравнивается блоком 10 сравнения с кодом, установленным на блоке 9.

Сравнение каждого разряда кода признака осуществляется соответствующим элементом 28 равнозначности. При совпадении всех рядрядов

Поскольку в системах реального времени вывода информации из управляющей системы в объект управления обычно осуществляется циклически, то последовательным перебором кодов признаков, например, адресов параметров на наборнике индикации можно проконтролировать ввод всех параметров. Для исключения возможности ложного срабатывания блока 10 сравнения во время смены информации в информационном регистре 2, сигнал стробирования блока 10 сравнения задержан относительно сигнала записи в информационный регистр 2 элементом 19 задержки.

Командная информация, по которой объект управления осуществляет переход к различным этапам процесса управления, расшифровывается дешифратором 4, стробирование выходов которого также осуществляется сигналом, задержанным относительно сигнала записи в информационный регистр 2.

По команде начальной установки на выходе дешифратора 4 формируется сигнал начальной установки группы триггеров 7, группы счетчиков 15 сбоев и счетчика 6 времени. С этого момента счетчик б времени начинает отсчет времени управления путем счета импульсов, поступающих от генератора 12. Дешифратор 17 кода времени формирует сигналы прохождения временных интервалов на своей группе выходов. На время срабатывания счетчика б времени сигналы на выходе дешифратора 17 кода времени блокируются сигналом, поступающим на его стробирующий вход с выхода элемента НЕ 18. По сигналам с группы выходов дешифратора 4 команд происходит срабатывание соответствующих счетчиков 15 сбоев. При совпадении кода на выходе счетчика 15 сбоев с кодом, установленным на блоке 13, блоком 14 сравнения формируется сигнал прохождения команды от управляющей цифровой системы.

При имитации исправной работы объекта управления и канала связи, сигнал прохождения команды от управляющей системы формируется в соответствии с установленным на блоке

13 кодом, после первого же срабатывания счетчика 15.

При имитации сбоя объекта управления или канала связи, сигнал прохождения комачды формируется блоком

14 сравнения только после повторной выдачи команды и соответственно второго срабатывания счетчика 15 сбоев.

Таким образом, устанавливая различные коды на блоке 13 сбоев, можно имитировать одиночные, двойные и так далее сбои исполнения команд объектом управления и контролировать реакцию цифровой управляющей системы на эти типь сбоев. Строби— рование блоков 14 сравнения осуществляется сигналами с выходов элемен— тов НЕ 16.

Сигналы прохождения команд, формируемые группой блоков 14 сравнения, запоминаются группой триггеров

7. При наличии сигнала прохождения команды от управляющей системы. на выходе соответствующего триггера

7 группы и сигнала окончания интервала времени, соответствующего окончанию данного этапа процесса управления на выходе дешифратора 17 кода времени, элементом И 8 группы формируется сигнал состояния объекта управления.

С выхода элемента И 8 этот сигнал поступает на информационный вход элемента 21 запрета. Для имитации неисправностей прохождение "игналов состояния через группу элементов 21 запрета .блокируется сигналами с наборника 20 неисправностей, поступающими на управляющие входы группы элементов 21 запрета.

Запись кода состояния в регистр

3 команд осуществляется циклически по сигналам с первого выхода счетчика 6 вре".ени. С грулпы выходов регистра 3 команд код состояния через группу входов блока 1 согласования поступает на группу входов преобразователя 25 параллельного кода в последовательный, который производит преобразование кода. Запуск преоб254492 8 разователя 25 производится циклически по сигналам с второго выхода счет--чика 6 времени. С выхода преобразователя 25 код состояния через выход1

5 ной формирователь 27 и выход 23 устройства передается в управляющую цифровую систему.

Таким образом, предлагаемое уст10 ройство позволяет контролировать управляющие цифровые системы, обладает широкими функциональными возможностями за счет того, что для своей работы не требует специальных

15 нештатных команд от управляющей системы, реализует режим контроля и отладки управляющей цифровой системы, работающей по штатным программам в реальном масштабе времени.

20 Предлагаемое устройство позволяет отображать информацию, передаваемую управляющей цифровой системой в объект управления, и проводить откладку системы при имитации сбоев и отказов объекта управления. Кроме того, за счет упрощения структуры устройства достигается сокращение оборудования.

Формула изобретения

Устройство для отладки цифровых систем, содержащее блок согласования, информационный регистр, регистр ко— манд, буферньп» регистр, дешифратор команд, группу триггеров, группу элементов И, счетчик времени и элемент задержки, причем вход и выход блока согласования являются соответ40 ственно информационными входом и выходом устройства, группа информационных выходов блока согласования соединена с группой информационных входов информационного регистра, 4$ в! It выход Конец приема блока согласования соединен с входом записи информационного регистра, группа информационных выходов регистра команд соединена с группой информационных входов блока согласования, первый выход дешифратора команд соединен с входами начальной установки триггеров группы, выход каждого триггера группы соединен с первым входом соответствующего элемента И группы, о т л и ч а ю щ е е с я тем, что, с целью повьппения достоверности отладки, в устройство введены блок

12544

9 задания сбоев, блок задания неисправностей, блок задания признака контролируемого параметра, блок индикации, группа счетчиков сбоев, группа блоков сравнения, группа элементов НЕ, группа элементов запрета, генератор тактовых импульсов, элемент НЕ, дешифратор кода времени и блок сравнения, причем группа информационных выходов информационно- 10

ro регистра соединена с группой информационных входов буферного регистра, группой входов дешифратора команд и первой группой входов блока сравнения, выход равенства которого 15 соединен с входом записи буферного регистра, группа выходов блока задания признака контролируемого параметра соединена с второй группой входов блока сравнения, выход бу- 20 ферного регистра соединен с входом блока индикации, каждый выход группы выходов дешифратора команд соединен со счетным входом соответствующего счетчика сбоя группы и через 25 соответствующий элемент HE группы— с входом разрешения сравнения соответствующего блока сравнения группы, информационный выход каждого счетчика сбоев группы соединен с первым информационным входом соответствующего блока сравнения группы, каждый выход группы выходов блока зацания сбоев соединен с вторым входом соот92 10 ветствующего блока сравнения группы, выход каждого блока сравнения группы соединен с входом установки в 1 соответствующего триггера группы, выход генератора тактовых, импульсов соединен со счетным входом счетчика времени и через элемент

HE — с входом стробирования дешифратора кода времени, выход дешифраратора команд соединен с входом начальной установки счетчика времени, группа информационных выходов счетчика времени соединена с группой информационных входов дешифратора кода вреМени, каждый выход дешифратора кода времени соединен с вторыми входами элементов И группы, выход каждого элемента И группы соединен с прямым входом соответствующего элемента запрета группы, первый и второй выходы кода времени счетчика времени соединены с входами записи соответственно регистра команд и блока согласования, каждый выход блока задания неисправностей соединен с инверсным входом каждого элемента группы, выходы которых соединены с соответствующими входами регистра команд, выход "Конец приема" блока согласования через элемент задержки соединен с входом разрешения сравнения блока сравнения и входом стробирования дешифратора команд, 1254492

1254492

Составитель И.Сигалов

Редактор И.Касарда Техред И.Попович Корректор M.Ñàìáoðñêàÿ

Заказ 4722/53

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Устройство для отладки цифровых систем Устройство для отладки цифровых систем Устройство для отладки цифровых систем Устройство для отладки цифровых систем Устройство для отладки цифровых систем Устройство для отладки цифровых систем Устройство для отладки цифровых систем Устройство для отладки цифровых систем 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике и предназначено для использования при отладке программ спе1шализированньгх вычислительных систем реального времени

Изобретение относится к вычис-: лительной технике и может быть использовано в аппаратных и гибридных мониторах для организации контроля и отладки программ

Изобретение относится к вычисли,- тельной технике и может быть использовано в вычислительных машинах

Изобретение относится к вычислительной технике и может быть использовано при автономной и комплексной отладке программ в вычислительных ;комплексах, а также для контроля и трассировки .решаемых программ

Изобретение относится к вычислительной технике и может быть использовано для контроля хода программы специализированных ЭВМ и является усовершенствованием устройства по авт

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах, состоящих из высокопроизводительных ЭВМ, управляемых автономными операционными системами

Изобретение относится к вычис-, лительной технике и может быть использованб при создании микроЭВМ на основе микропроцессоров.Цель изобретения - расширение области использования и повьшение достоверности отладки

Изобретение относится к области вычислительной техники и может быть использовано в системах контроля и испытаний

Изобретение относится к вычислительной технике, а именно к устройствам для контроля и отладки цифровых управляющих систем, и может быть использовано для имитации функционирования объекта управления, в частности корабельного оружия

Изобретение относится к компьютерным технологиям, в частности к системам и способам формирования дамп файла при возникновении сбоя в работе программы (аварийном завершении программы) в вычислительных системах с ограниченными ресурсами

Изобретение относится к системе с многоядерным центральным процессором, в частности к способу устранения исключительной ситуации в многоядерной системе

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих вычислительных машин (УВМ), нечувствительных к сбоям программ

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ), например в системах управления газотурбинного двигателя

Изобретение относится к вычислительной технике и предназначено для автоматизированной отладки программного обеспечения мультимашинных систем, работающих в реальном масштабе времени и имеющих общую память

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ)

Изобретение относится к вычислительной технике и может быть использовано для выявления циклических процессов анализируемой программы, регистрации их параметров и хранения регистрируемой информации в блоке памяти с последующей выдачей по запросу
Наверх