Усилитель мощности

 

Изобретение относится к усилительной технике. Цель изобретения - уменьшение, комбинационных искажений. Усилитель мощности содержит детектор 1 огибающей, детектор 2 полярности, фазоинвертор 3, п пар ключевых усилителей 4, сумматор 5, п пар управляемых ключей (УК) 6, АЦП 7, дешифратор 8, вычитатель 9, ЦАП 10, фильтр 11 нижних частот, нагрузку 12, 2 п дополнительных УК 4 и (2п - 1) фазовых манипуляторов на 180° (ФМ) 13, состоящих каждый из двух ключей 15 и 16 и фазоинвертора 17. При увеличении уровня входного сигнала изменение огибающей выходного сигнала в соответствии с изменением входного сигнала обеспечивается .путем коммутации УК 14 и ключей 15 и 16. Усиление входного сигнала происходит до тех пор, пока все ячейки пар ключевых усилителей 4 не включатся синфазно, и их напряжение, а также напряжение на выходе всего устр-ва не достигнет максим, значения. При уменьщении уровня входного сигнала процесс протекает в обратном направлении. При п 2 цель достигается введением трех ФМ 13 и четырех УК 14. 2 ил. (Л Nd СЛ Од со t Sttjf фиг. (JStixt

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН ()) 4 Н 03 F 3 20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

j 4ц

ых

М6/А 1 фиг. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3880189/24-09 (22) 02.04.85 (46) 07.09.86. Бюл. № 33 (72) Н. Б. Петяшин (53) 621.378.026 (088.8) (56) Авторское свидетельство СССР № 565379, кл. Н 03 F 3/24, 1975. (54) УСИЛИТЕЛЬ МОЩНОСТИ (57) Изобретение относится к усилительной технике. Цель изобретения — уменьшение, комбинационных искажений. Усилитель мощности содержит детектор 1 огибающей, детектор 2 полярности, фазоинвертор 3, и пар ключевых усилителей 4, сумматор 5, п пар управляемых ключей (УК) 6, АЦП 7, дешифратор 8, вычитатель 9, LIAH 10, фильтр 11 нижних частот, нагрузку 12, 2 и дополни„„Я0„„1256143 А 1 тельных УК 14 и (2п — 1) фазовых манипуляторов на 180 (ФМ) 13, состоящих каждый из двух ключей 15 и 16 и фазоинвертора

17. При увеличении уровня входного сигнала изменение огибающей выходного сигнала в соответствии с изменением входного сигнала обеспечивается путем коммутации УК 14 и ключей 15 и 16. Усиление входного сигнала происходит до тех пор, пока все ячейки пар ключевых усилителей 4 не включатся синфазно, и их напряжение, а также напряжение на выходе всего устр-ва не достигнет максим. значения. При уменьшении уровня входного сигнала процесс протекает в обратном направлении. При n = 2 цель достигается введением трех ФМ 13 и четырех УК 14.

2 ил.

1256143 нала напряжение на первую ячеику первои пары подается через открытые ключи 14 и

15, ключ 16 при этом закрыт. При появлении входного сигнала управляющий сигнал с выхода вычитателя 9 через ключи 15 и 14 поступает на первую ячейку первой пары ключевых усилителей 4, увеличивая выходной сигнал ячейки в соответствии с увеличением входного сигнала. Под воздействием управляющих напряжении, поступающих

55

Изобретение относится к усилительной технике и может использоваться для усиления мощности сигналов с одновременной амплитудной и частотной модуляцией, в частности, для усилителей мощности передатчиков с однополосной модуляцией.

Цель изобретения — уменьшение комбинационных искажений.

На фиг. 1 представлен усилитель мощности (для случая, когда используется две пары ключевых усилителей); на фиг. 2 — !и эпюры напряжений, поясняющие работу усилителя мощности.

Усилитель мощности содержит детектор ! огибающей, детектор 2 полярности, фазоинвертор 3, две пары ключевых усилителей

4 (4 и 4 ), сумматор 5, две пары управляемых ключей 6 (6 и 6 ), аналогоцифровой преобразователь (АЦП) 7, дешифратор 8, вычитатель 9, цифроаналоговой преобразователь (ЦАП) 10, фильтр 11 нижних частот, нагрузку 12, три фазовых манипулятора 13 на 180, четыре дополнительных управляемых ключа 14. Каждый фазовый манипулятор на 180 состоит из двух ключей 15 и 16 и фазоинвертора 17.

Усилитель мощности работает следующим образом. 25

При отсутствии входного сигнала, в исходном состоянии, ключевые усилители 4 четг ных и 4 нечетных номеров каждой пары включены попарно противофазно. Это достигается за счет того, что в исходном состоянии при нулевом и очень малом напряжении ЗО на выходе детектора 1 с выхода АЦП 7 с помощью дешифратора 8 на управляющие входы управляемых ключей 6 подаются управляющие напряжения, подключающие ключевые усилители 4 четных номеров каждой пары к выходу детектора 2 через фазоинвертор 3.

Напряжением с выхода дешифратора 8 закрыты ключи 16 и открыты ключи 15, закрыты (2п — 2) дополнительных управляемых ключей 14, кроме ключа 14, подсоеди- 4О ненного через открытый ключ 15 к первой ячейке первой пары. Сигнал, управляющий уровнем выходного напряжения ячеек, в исходном состоянии отключен ключами 14 — 16, соединяющими выход вычитателя 9 с входами, управляющими амплитудой выходного 45 напряжения (2п — 1) ячеек ключевых усилителей 4, за исключением первой ячейки первой пары ключевых усилителей 4 .

Управляющее амплитудой выходного сигс ключей 15 и !6, в исходном состоянии амплитуда выходного напряжения каждой из

2п ячеек имеет величину U — —.

Нарастание уровня выходного сигнала первой ячейки первой пары происходит до тех пор, пока входной сигнал не достигнет уровня - (момент tl, фнг. 2), что соответствует максимальной амплитуде выходного сигнала одной ячейки. При этом на выходе АЦП 7 меняется напряжение, меняется сигнал на выходе ЦАП 10, дешифратора 8, сигнал на выходе вычитателя 9 сбрасывается в ноль. Под воздействием сигнала дешифратора 8 закрываются ключи 14 и

15 и открывается ключ 16, управляющий амплитудой выходного напряжения первой ячейки первой пары ключевых усилителей 4 . Напряжение на выходе соответствующего фазоинвертора 17 достигает максимального, прикладывается через ключ 16 к управляемому входу первой ячейки первой пары и поддерживает ее амплитуду максимальной на уровне U.

Одновременно выходным сигналом дешифратора 8 открывается дополнительный управляемый ключ 14, подключающий выход вычитателя 9 к выходу, управляющему амплитудой выходного напряжения первой ячейки последней пары ключевых усилителей 4 . Управляющие сигналы на остальных (2п — 1) ячейках при этом не меняются.

С ростом амплитуды входного сигнала растет напряжение на входе, управляющем амплитудой выходного сигнала первой ячейки последней пары, растет и выходное напряжение на нагрузке. Это происходит до тех пор, пока уровень входного сигнала

2Uex. не достигнет величины 2 (момент

2п фиг. 2).

В момент t2 вновь меняется напряжение на выходе АЦП 7, ЦАП 10, сигнал на выходе вычитателя 9 сбрасывается в ноль. Одновременно с этим управляемыми ключами 6 подключается вторая ячейка ключевых усилителей 4 первой пары синфазно с первой ячейкой первой пары ключевых усилителей

4 . Вместе с этим открывается ключ 15 и закрываются ключи 14 и 16, подающие напряжение на управляющие входы первой ячейки последней пары, напряжение на выходе ячеики U — —. Сигналом с выхода дешифU

1 ратора 8 в момент t2 закрывается дополнительный управляемый ключ 14 первого ключевого усилителя 4, при этом напряжение на выходе ячейки U — —.

Одновременно с этим открываются ключи

14 и 15, подключающие выход вычитателя

9 к выходу, управляющему амплитудой выходного напряжения второй ячейки первой пары. Ключ 16 при этом закрывается.

1256143

Формула изобретения

« иг 2

ВНИИПИ Заказ 4833/54 Тираж 8!6 Подписное

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

С ростом выходного напряжения вычитателя 9 растет выходное напряжение на выходе второй ячейки последней пары и на выходе всего усилителя. Это продолжается до тех пор, пока уровень входного сигнала

3Uax не достигнет — — — (момент 1з, фиг. 2), при этом вновь происходит коммутация ключей

14 — 16, чтобы обеспечить изменение огибающей выходного сигнала в соответствии с 1О изменением входного, обеспечивая тем самым усиление входного сигнала. Это происходит до тех пор, пока все ячейки не включатся синфазно и их напряжение не достигнет максимального значения U на каждой и 2nU на выходе всего устройства. При уменьшении сигнала процесс протекает в обратном порядке.

Таким образом, в предлагаемом устройстве нет необходимости в изменении уровня выходного регулируемого усилителя от номинального до нуля. Тем самым отпадает проблема линейности этого усилителя в большом динамическом диапазоне с целью получения высокой линейности всего усилителя.

Отпадает необходимость в специальном компенсирующем усилителе. Все ячейки пред- 25 лагаемого усилителя имеют одинаковую схему и конструкцию. Так как в известном усилителе при малых уровнях выходного сигнала компенсирующего усилителя его КПД низкий, исключение этого усилителя повышает КПД усилителя. 30

Таким образом, предлагаемое изобретение обеспечивает большую линейность и более высокий КПД.

Усилитель мощности, содержащий последовательно соединенные детектор огибающей, вычитатель и последовательно соединенные детектор полярности, фазоинвертор, при этом входы детектора огибающей и детектора полярности объединены и являются входом усилителя мощности, а также цифроаналоговый преобразователь, выход которого соединен с вторым входом сумматора и и пар ключевых усилителей, выходы которых подключены к соответствующим входам сумматора, подключенного через фильтр нижних частот к нагрузке, при этом вход первого ключевого усил ителя каждой пары соединен с выходом детектора полярности, и и пар управляемых ключей, причем первый из каждой пары управляемых ключей включен между выходом детектора полярности и входом второго ключевого усилителя каждой из и пар ключевых усилителей, а второй — между выходом фазоинвертора и входом второго ключевого усилителя каждой из .п пар ключевых усилителей, к выходу детектора огибающей подключены последовательно соединенные аналого-цифровой преобразователь и дешифратор, выходы которого подключены к управляющим входам соответствующих управляемых ключей, отличающийся тем, что, с целью уменьшения комбинационных искажений, в него введены (2п — 1) фазовых манипуляторов на 180 и 2п дополнительных управляемых ключей, при этом между выходом вычитателя и входом управления первого ключевого усилителя последней пары включен один из дополнительных управляемых ключей, а между выходом вычитателя и входом управления каждого из остальных ключевых усилителей включены последовательно соединенные соответствующие дополнительный управляемый ключ из оставшихся дополнительных управляемых ключей и фазовый манипулятор на

180, причем управляющие входы дополнительных управляемых ключей, фазовых манипуляторов на 180 и входы цифроаналогового преобразователя подключены к соответствующим выходам дешифратора.